Publication detail

Verifikace početních možností 32bitového a 8bitového procesoru

Original Title

Verifikace početních možností 32bitového a 8bitového procesoru

Czech Title

Verifikace početních možností 32bitového a 8bitového procesoru

Language

cs

Original Abstract

Příspěvek pojednává o možnostech implementace jednoduchých kompresních algoritmů na vybrané mikroprocesory. Konkrétně se jedná o 32bitový signálový procesor firmy Texas Instruments s plovoucí řádovou čárkou TMS320C6711, jehož architektura koresponduje s algoritmy pro zpracování signálů. Jako druhý zástupce byl úmyslně vybrán 8bitový mikrokontrolér firmy Freescale MC9S08JM60, jehož primární aplikační oblastí je řízení procesů. Pro ověření výpočetních možností těchto rozdílných architektur byl vybrán kodér a dekodér standardu JPEG pro statické snímky. V textu je rozebrána početní náročnost dílčích bloků standardu JPEG, doplněna o výsledky s reálnými procesory. Také konkrétní formát pro ukládání kódovaných dat JPEG je v textu podrobně popsán.

Czech abstract

Příspěvek pojednává o možnostech implementace jednoduchých kompresních algoritmů na vybrané mikroprocesory. Konkrétně se jedná o 32bitový signálový procesor firmy Texas Instruments s plovoucí řádovou čárkou TMS320C6711, jehož architektura koresponduje s algoritmy pro zpracování signálů. Jako druhý zástupce byl úmyslně vybrán 8bitový mikrokontrolér firmy Freescale MC9S08JM60, jehož primární aplikační oblastí je řízení procesů. Pro ověření výpočetních možností těchto rozdílných architektur byl vybrán kodér a dekodér standardu JPEG pro statické snímky. V textu je rozebrána početní náročnost dílčích bloků standardu JPEG, doplněna o výsledky s reálnými procesory. Také konkrétní formát pro ukládání kódovaných dat JPEG je v textu podrobně popsán.

BibTex


@inproceedings{BUT33620,
  author="Tomáš {Frýza} and Radim {Horák} and Jaroslav {Nečesaný}",
  title="Verifikace početních možností 32bitového a 8bitového procesoru",
  annote="Příspěvek pojednává o možnostech implementace jednoduchých kompresních algoritmů na vybrané mikroprocesory. Konkrétně se jedná o 32bitový signálový procesor firmy Texas Instruments s plovoucí řádovou čárkou TMS320C6711, jehož architektura koresponduje s algoritmy pro zpracování signálů. Jako druhý zástupce byl úmyslně vybrán 8bitový mikrokontrolér firmy Freescale MC9S08JM60, jehož primární aplikační oblastí je řízení procesů. Pro ověření výpočetních možností těchto rozdílných architektur byl vybrán kodér a dekodér standardu JPEG pro statické snímky. V textu je rozebrána početní náročnost dílčích bloků standardu JPEG, doplněna o výsledky s reálnými procesory. Také konkrétní formát pro ukládání kódovaných dat JPEG je v textu podrobně popsán.",
  address="Vysoké učení technické v Brně",
  booktitle="Sborník příspěvků konference Králíky 2009",
  chapter="33620",
  howpublished="print",
  institution="Vysoké učení technické v Brně",
  year="2009",
  month="august",
  pages="83--86",
  publisher="Vysoké učení technické v Brně",
  type="conference paper"
}