Detail předmětu

Programovatelné logické obvody

FEKT-MPLDAk. rok: 2016/2017

Studenti prohloubí své znalosti číslicové techniky, především s ohledem na implementaci digitálních systémů v obvodech PLD (FPGA a CPLD) a ASIC. V rámci přednášek získají přehled o současném stavu technologie těchto obvodů, používaných architektur, principu návrhu a použití základní bloků číslicové techniky (čítače, stavové automaty, paměťové struktury). V rámci počítačových cvičení se naučí pracovat s návrhovým systémem pro obvody FPGA/CPLD. To zahrnuje popis číslicového systému (VHDL, schéma, IP jádra), jeho implementace a verifikaci s využitím simulátoru. Po absolvování kurzu jsou studenti schopni navrhnout a s využitím jazyka VHDL nakonfigurovat jednoduchý systém s obvodem FPGA.

Výsledky učení předmětu

Absolvent předmětu
o dokáže vytvořit popis jednoduchého číslicového systému pomocí jazyka VHDL
o dokáže provést verifikaci číslicového systému s využitím jazyka VHDL
o je schopen vybrat vhodný typ stavového automatu pro konkrétní aplikaci a výběr zdůvodnit
o je schopen provést návrh a implementaci stavového automatu pomocí jazyka VHDL
o dokáže porovnat architektury různých obvodů PLD a vybrat vhodnou architekturu pro danou aplikaci
o je schopen stanovit požadavky na časové parametry designu a ověřit jejich splnění po jeho implementaci
o umí implementovat základní IP jádra, jako jsou paměti a jednoduché bloky pro číslicové zpracování signálů (FIR filtry)
o dokáže do obvodu FPGA implementovat jednoduchý mikrokontrolér, naprogramovat jej a použít v cílové aplikaci
o je schopen stanovit požadavky na napájecí systém obvodu FPGA
o dokáže provést rozvahu a nalézt vhodné řešení signálové integrity

Prerekvizity

Studenti musí znát základy impulzové a číslicové techniky: Booleova algebra, Karnaughovy mapy, pravdivostní tabulky, funkce základních hradel a klopných obvodů, princip a vlastnosti průchodu signálu aktivními a pasivními přenosovými články.

Doporučená nebo povinná literatura

KOLOUCH, J.: Programovatelné logické obvody - přednášky. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)
KOLOUCH, J.: Programovatelné logické obvody a návrh jejich aplikací v jazyku VHDL - počítačové cvičení. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)
WAKERLY, J.: Digital Design - principles and practices. 4-th Ed. Pearson Education LTD, Prentice Hall, 2005 (EN)
SKAHILL, K.: VHDL for Programmable Logic, Addison-Wesley, 1996 (EN)
MAXFIELD, C.: The Design Warrior's Guide to FPGAs. Elsevier, 2004 (EN)
KUBÍČEK, M.: Úvod do problematiky obvodů FPGA pro integrovanou výuku VUT a VŠB-TUO. [Skriptum FEKT VUT v Brně.], Ústav telekomunikací FEKT, VUT, Brno 2014, ISBN 978-80-214-5069-1 (CS)

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky a cvičení na počítači. Předmět využívá e-learning (Moodle). Předmět je orientován silně prakticky s důrazem na zvládnutí látky v počítačovém cvičení.

Způsob a kritéria hodnocení

Studenti mohou získat během semestru 39 bodů za aktivní práci v počítačových cvičeních. Za závěrečnou zkoušku mohou získat dalších 61 bodů (26 bodů písemná část, 35 bodů praktická část na PC).

Jazyk výuky

čeština

Osnovy výuky

1. Úvod do problematiky integrovaných číslicových obvodů, vznik a vývoj obvodů CPLD, FPGA
2. Úvod do jazyka VHDL
3. Základy číslicových systémů: hradla, klopné obvody, posuvné registry, čítače
4. Moorův a Mealyho stavový automat
5. Praktický návrh a aplikace konečných stavových automatů, mikrosekvencery
6. Základní architektura obvodů FPGA a CPLD: logické buňky, propojovací struktura, vstupně/výstupní buňky
7. Časové parametry číslicových obvodů, metastabilita, metody zvyšování pracovního kmitočtu
8. Hodinové domény v obvodech FPGA, clock enabling, clock management, synchronní a asynchronní nulování
9. Realizace paměťových struktur v FPGA, použití RAM, ROM, FIFO
10. Číslicové zpracování signálů v FPGA, bloky pro podporu DSP operací
11. Pokročilé bloky integrované v FPGA, HARD a SOFT IP jádra, implementace základních jader
12. Procesory v FPGA, SoC, technologie výroby FPGA, konfigurace,
13. Integrita signálů, návrh plošných spojů a systému napájení pro FPGA, vliv radiace

Cíl

Cílem předmětu je naučit studenty základní principy práce s moderními obvody PLD, především CPLD a FPGA, a to jak z hlediska jejich konfigurace (programování), tak jejich výběru a aplikace (začlenění do systému).

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Zařazení předmětu ve studijních plánech

  • Program EEKR-M1 magisterský navazující

    obor M1-EST , 1. ročník, letní semestr, 6 kreditů, volitelný oborový

  • Program EEKR-M magisterský navazující

    obor M-EST , 1. ročník, letní semestr, 6 kreditů, volitelný oborový

  • Program EEKR-M1 magisterský navazující

    obor M1-MEL , 1. ročník, letní semestr, 6 kreditů, volitelný mimooborový
    obor M1-SVE , 1. ročník, letní semestr, 6 kreditů, volitelný mimooborový

  • Program EEKR-M magisterský navazující

    obor M-TIT , 1. ročník, letní semestr, 6 kreditů, volitelný mimooborový

  • Program EEKR-M1 magisterský navazující

    obor M1-TIT , 1. ročník, letní semestr, 6 kreditů, volitelný mimooborový

  • Program EEKR-M magisterský navazující

    obor M-MEL , 2. ročník, letní semestr, 6 kreditů, volitelný mimooborový
    obor M-SVE , 2. ročník, letní semestr, 6 kreditů, volitelný mimooborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1. ročník, letní semestr, 6 kreditů, volitelný oborový

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

eLearning