Detail předmětu

Pokročilé číslicové systémy

FIT-PCSAk. rok: 2013/2014

Tento předmět je zaměřen na výuku pokročilých technik pro návrh číslicových obvodů. Nejprve je uveden stručný přehled základních přístupů pro modelování a simulaci obvodů s využitím jazyka VHDL a shrnuty základní vlastnosti cílových technologií jako jsou ASIC a FPGA. Následně jsou popsány pokročilé techniky minimalizace a syntézy číslicových obvodů (pipelining, retiming), které jsou doplněny o aplikaci omezujících podmínek. Hlavní část kurzu je zaměřena na objasnění základních teoretických přístupů pro syntézu obvodů z vysokoúrovňových programovacích jazyků jako je např. C/C++. Popsána je zejména problematika reprezentace obvodu, proces plánovaní, alokace a přiřazení zdrojů. Získané teoretické znalosti jsou následně aplikovány při návrhu obvodů v moderním návrhovém prostředí CatapulC. Uvedená problematika je doplněna o další důležitá témata z této oblasti, jako je např. syntéza obvodů s ohledem na spotřebu a verifikace číslicových obvodů s využitím metodologie OVM.

Jazyk výuky

čeština

Počet kreditů

5

Výsledky učení předmětu

Studenti jsou schopni navrhnout komplexní číslicový systém optimalizovaný podle různých hledisek s využitím moderních návrhových metod, programovacího jazyka na vyšší úrovni (C/C++) a profesionálních návrhových systémů (CatapultC).

Prerekvizity

Základy návrhu číslicových systémů, základy programování.

Plánované vzdělávací činnosti a výukové metody

Výuka předmětu je realizována formou: Přednáška - 2 vyučovací hodiny týdně, Cvičení na poč. - 1 vyučovací hodina týdně, Projekty - 1 vyučovací hodina týdně.

Způsob a kritéria hodnocení

Hodnocení studia je založeno na bodovacím systému. Pro úspěšné absolvování předmětu je nutno dosáhnout 50 bodů.

Zápočet není ustanoven.

Osnovy výuky

Osnova přednášek:
  • Přehled tradičních technik, algoritmů a nástrojů pro návrh číslicových obvodů.
  • Přehled technologií pro realizaci číslicových obvodů (ASIC, FPGA).
  • Algoritmy pro minimalizaci číslicových obvodů.
  • Pokročilé techniky syntézy číslicových obvodů (pipelining, retiming)
  • Aplikace omezujících podmínek.
  • Syntéza obvodů z jazyků vyšší úrovně (plánování, alokace, přiřazení)
  • Syntéza obvodů z jazyků vyšší úrovně (syntéza smyček)
  • Návrh obvodů v prostředí CatapultC (základní konstrukce jazyka C/C++)
  • Návrh obvodů v prostředí CatapultC (syntéza smyček, přístup do paměti)
  • Návrh číslicových obvodů s ohledem na nízkou spotřebu.
  • Rekonfigurovatelné počítání.
  • Verifikace číslicových obvodů (metodologie OVM).

Osnova počítačových cvičení:
  • Syntéza základních logických obvodů, pipelining, retiming.
  • Aplikace omezujících podmínek.
  • Základní techniky návrhu obvodů v prostředí CatapultC.
  • Pokročilé techniky návrhu obvodů v prostředí CatapultC.
  • Verifikace číslicových obvodů.

Osnova ostatní - projekty, práce:
  • Individuální projekt zaměřený na návrh jednoduché komponenty v prostředí CatapultC.

Učební cíle

Seznámit studenty s pokročilými metodami návrhu komplexních číslicových systémů, s jazyky pro popis hardware, profesionálními vývojovými prostředky, s implementací obvodů na programovatelných logických obvodech a technikami pro optimalizaci návrhu podle různých kritérií.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Půlsemestrální písemná zkouška a vypracování projektu v předepsaném termínu.

Základní literatura

Micheli G., High-Level Synthesis from Algorithm to Digital Circuit, ISBN 978-1-4020-8587-1, 2008 (EN)

Doporučená literatura

Přednáškové materiály v elektronické podobě.
Khatri S. P., Gulati K. (eds.): Advanced Techniques in Logic Synthesis, Optimizations and Applications, ISBN 978-1-4419-7517-1, 2011
Rabaey J., Pedram M.: Low Power Design Methodologies, Kluwer, ISBN 0792396308, 1996

Zařazení předmětu ve studijních plánech

  • Program IT-MGR-2 magisterský navazující

    obor MBS , libovolný ročník, zimní semestr, volitelný
    obor MBI , libovolný ročník, zimní semestr, povinně volitelný
    obor MIS , libovolný ročník, zimní semestr, volitelný
    obor MIN , libovolný ročník, zimní semestr, volitelný
    obor MMI , libovolný ročník, zimní semestr, povinně volitelný
    obor MMM , libovolný ročník, zimní semestr, volitelný
    obor MGM , libovolný ročník, zimní semestr, povinně volitelný
    obor MSK , libovolný ročník, zimní semestr, volitelný
    obor MPV , 2. ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Osnova

  • Přehled tradičních návrhových technik, algoritmů a nástrojů pro kombinační a sekvenční logické obvody.
  • Strukturovaný návrh. Návrhové strategie. Dekompozice návrhu. Návrhové systémy CAD
  • Úvod do jazyka VHDL.
  • Základní konstrukce jazyka VHLD. Simulace a syntéza.
  • Základní modelovací techniky jazyka VHDL.
  • Návrh na algoritmické úrovni.
  • Návrh na úrovni meziregistrových přenosů.
  • Návrhové techniky VHDL. Optimalizace návrhu podle různých hledisek.
  • Návrhový proces obvodů ASIC a PLD. Rychlé prototypování.
  • Modelování pro syntézu.
  • Návrh shora-dolů ve VHDL.
  • Příklady komplexních číslicových systémů popsaných ve VHDL.
  • Algoritmy pro automatizovaný návrh. Hardware/software co-design.

Cvičení na počítači

10 hod., nepovinná

Vyučující / Lektor

Osnova

  • Návrh, schéma a simulace úplné 4 bitové kombinační sčítačky s kaskádním přenosem.
  • Modelování a simulace kombinačních logických obvodů ve VHDL.
  • Modelování a simulace sekvenčních logických obvodů ve VHDL.
  • Modelování, simulace a implementace 16-ti bitové sekvenční násobičky popsané ve VHDL.

Projekt

16 hod., nepovinná

Vyučující / Lektor