Detail předmětu
Pokročilé číslicové systémy
FIT-PCSAk. rok: 2013/2014
Tento předmět je zaměřen na výuku pokročilých technik pro návrh číslicových obvodů. Nejprve je uveden stručný přehled základních přístupů pro modelování a simulaci obvodů s využitím jazyka VHDL a shrnuty základní vlastnosti cílových technologií jako jsou ASIC a FPGA. Následně jsou popsány pokročilé techniky minimalizace a syntézy číslicových obvodů (pipelining, retiming), které jsou doplněny o aplikaci omezujících podmínek. Hlavní část kurzu je zaměřena na objasnění základních teoretických přístupů pro syntézu obvodů z vysokoúrovňových programovacích jazyků jako je např. C/C++. Popsána je zejména problematika reprezentace obvodu, proces plánovaní, alokace a přiřazení zdrojů. Získané teoretické znalosti jsou následně aplikovány při návrhu obvodů v moderním návrhovém prostředí CatapulC. Uvedená problematika je doplněna o další důležitá témata z této oblasti, jako je např. syntéza obvodů s ohledem na spotřebu a verifikace číslicových obvodů s využitím metodologie OVM.
Jazyk výuky
Počet kreditů
Garant předmětu
Zajišťuje ústav
Výsledky učení předmětu
Prerekvizity
Plánované vzdělávací činnosti a výukové metody
Způsob a kritéria hodnocení
Zápočet není ustanoven.
Osnovy výuky
- Osnova přednášek:
- Přehled tradičních technik, algoritmů a nástrojů pro návrh číslicových obvodů.
- Přehled technologií pro realizaci číslicových obvodů (ASIC, FPGA).
- Algoritmy pro minimalizaci číslicových obvodů.
- Pokročilé techniky syntézy číslicových obvodů (pipelining, retiming)
- Aplikace omezujících podmínek.
- Syntéza obvodů z jazyků vyšší úrovně (plánování, alokace, přiřazení)
- Syntéza obvodů z jazyků vyšší úrovně (syntéza smyček)
- Návrh obvodů v prostředí CatapultC (základní konstrukce jazyka C/C++)
- Návrh obvodů v prostředí CatapultC (syntéza smyček, přístup do paměti)
- Návrh číslicových obvodů s ohledem na nízkou spotřebu.
- Rekonfigurovatelné počítání.
- Verifikace číslicových obvodů (metodologie OVM).
- Syntéza základních logických obvodů, pipelining, retiming.
- Aplikace omezujících podmínek.
- Základní techniky návrhu obvodů v prostředí CatapultC.
- Pokročilé techniky návrhu obvodů v prostředí CatapultC.
- Verifikace číslicových obvodů.
- Individuální projekt zaměřený na návrh jednoduché komponenty v prostředí CatapultC.
Osnova počítačových cvičení:
Osnova ostatní - projekty, práce:
Učební cíle
Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky
Základní literatura
Doporučená literatura
Rabaey J., Pedram M.: Low Power Design Methodologies, Kluwer, ISBN 0792396308, 1996 (EN)
Zařazení předmětu ve studijních plánech
- Program IT-MGR-2 magisterský navazující
obor MBS , 0 ročník, zimní semestr, volitelný
obor MIN , 0 ročník, zimní semestr, volitelný
obor MIS , 0 ročník, zimní semestr, volitelný
obor MMI , 0 ročník, zimní semestr, povinně volitelný
obor MMM , 0 ročník, zimní semestr, volitelný
obor MPV , 2 ročník, zimní semestr, povinný
obor MBI , 0 ročník, zimní semestr, povinně volitelný
obor MGM , 0 ročník, zimní semestr, povinně volitelný
obor MSK , 0 ročník, zimní semestr, volitelný
Typ (způsob) výuky
Přednáška
Vyučující / Lektor
Osnova
- Přehled tradičních návrhových technik, algoritmů a nástrojů pro kombinační a sekvenční logické obvody.
- Strukturovaný návrh. Návrhové strategie. Dekompozice návrhu. Návrhové systémy CAD
- Úvod do jazyka VHDL.
- Základní konstrukce jazyka VHLD. Simulace a syntéza.
- Základní modelovací techniky jazyka VHDL.
- Návrh na algoritmické úrovni.
- Návrh na úrovni meziregistrových přenosů.
- Návrhové techniky VHDL. Optimalizace návrhu podle různých hledisek.
- Návrhový proces obvodů ASIC a PLD. Rychlé prototypování.
- Modelování pro syntézu.
- Návrh shora-dolů ve VHDL.
- Příklady komplexních číslicových systémů popsaných ve VHDL.
- Algoritmy pro automatizovaný návrh. Hardware/software co-design.
Cvičení na počítači
Vyučující / Lektor
Osnova
- Návrh, schéma a simulace úplné 4 bitové kombinační sčítačky s kaskádním přenosem.
- Modelování a simulace kombinačních logických obvodů ve VHDL.
- Modelování a simulace sekvenčních logických obvodů ve VHDL.
- Modelování, simulace a implementace 16-ti bitové sekvenční násobičky popsané ve VHDL.