Detail publikace

Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů

RŮŽIČKA, R.

Originální název

Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů

Český název

Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů

Typ

kniha odborná

Jazyk

cs

Originální abstrakt

Tato monografie popisuje komplexní formální přístup k diagnostice číslicových obvodů reprezentovaných popisem struktury na úrovni meziregistrových přenosů (úroveň RT). Jsou popsány základní problémy, kterým čelí návrhář takových obvodů v případě, že požaduje vybavit jím navrhovaný obvod vlastnostmi snadné testovatelnosti a také řešení těchto problémů. Všechna popsaná řešení jsou prezentována na jednotném modelu a ve spojení s vhodným generátorem testu vedou k ucelenému systému podpory návrhu snadno testovatelných obvodů. Popis na úrovni abstrakce odpovídající RT nese ještě dost informace o funkci obvodu, která se další syntézou ve struktuře obvodu stává stále méně zřetelná. Aplikovat principy návrhu pro snadnou testovatelnost již v rané fázi návrhu obvodu je výhodné - vede k nižší režii. Prezentovaná metoda analýzy testovatelnosti využívá konceptu i cest pro nalezení takových cest pro diagnostické informace přenášené během testu uvnitř obvodu, které jsou ovladatelné zvnějšku a nemění přenášenou informaci. Teprve až pro některý přenos diagnostických dat nutný k testu obvodu není možné využít stávající struktury obvodu, je doporučena modifikace. Kolize diagnostických dat z důvodu sdílení i cesty pro současný přenos různých diagnostických dat řeší metoda verifikace testovatelnosti využívající model aplikace testu založený na Petriho sítích. Model aplikace testu však též využívá metoda plánování testu. Popsaná metoda plánování testu řeší možnosti paralelní aplikace testu na různé části testovaného obvodu. Tím se může doba testu (s níž přímo souvisí cena testu) výrazně zkrátit. Podle vytvořeného plánu testu pak test obvodu řídí řadič testu, nahrazující v okamžiku testování původní řadič datových toků obvodu. Popsaná metoda automatizovaného generování řadiče testu využívá výstupů předchozích metod.

Český abstrakt

Tato monografie popisuje komplexní formální přístup k diagnostice číslicových obvodů reprezentovaných popisem struktury na úrovni meziregistrových přenosů (úroveň RT). Jsou popsány základní problémy, kterým čelí návrhář takových obvodů v případě, že požaduje vybavit jím navrhovaný obvod vlastnostmi snadné testovatelnosti a také řešení těchto problémů. Všechna popsaná řešení jsou prezentována na jednotném modelu a ve spojení s vhodným generátorem testu vedou k ucelenému systému podpory návrhu snadno testovatelných obvodů. Popis na úrovni abstrakce odpovídající RT nese ještě dost informace o funkci obvodu, která se další syntézou ve struktuře obvodu stává stále méně zřetelná. Aplikovat principy návrhu pro snadnou testovatelnost již v rané fázi návrhu obvodu je výhodné - vede k nižší režii. Prezentovaná metoda analýzy testovatelnosti využívá konceptu i cest pro nalezení takových cest pro diagnostické informace přenášené během testu uvnitř obvodu, které jsou ovladatelné zvnějšku a nemění přenášenou informaci. Teprve až pro některý přenos diagnostických dat nutný k testu obvodu není možné využít stávající struktury obvodu, je doporučena modifikace. Kolize diagnostických dat z důvodu sdílení i cesty pro současný přenos různých diagnostických dat řeší metoda verifikace testovatelnosti využívající model aplikace testu založený na Petriho sítích. Model aplikace testu však též využívá metoda plánování testu. Popsaná metoda plánování testu řeší možnosti paralelní aplikace testu na různé části testovaného obvodu. Tím se může doba testu (s níž přímo souvisí cena testu) výrazně zkrátit. Podle vytvořeného plánu testu pak test obvodu řídí řadič testu, nahrazující v okamžiku testování původní řadič datových toků obvodu. Popsaná metoda automatizovaného generování řadiče testu využívá výstupů předchozích metod.

Klíčová slova

Návrh pro snadnou testovatelnost, diagnostika číslicových obvodů, úroveň meziregistrových přenosů

Rok RIV

2007

Vydáno

21.12.2007

Nakladatel

Fakulta informačních technologií VUT v Brně

Místo

Brno

ISBN

978-80-214-3551-3

Strany počet

130

Dokumenty

BibTex


@book{BUT61771,
  author="Richard {Růžička}",
  title="Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů",
  annote="Tato monografie popisuje komplexní formální přístup k diagnostice číslicových
obvodů reprezentovaných popisem struktury na úrovni meziregistrových přenosů
(úroveň RT). Jsou popsány základní problémy, kterým čelí návrhář takových obvodů
v případě, že požaduje vybavit jím navrhovaný obvod vlastnostmi snadné
testovatelnosti a také řešení těchto problémů. Všechna popsaná řešení jsou
prezentována na jednotném modelu a ve spojení s vhodným generátorem testu vedou k
ucelenému systému podpory návrhu snadno testovatelných obvodů. Popis na úrovni
abstrakce odpovídající RT nese ještě dost informace o funkci obvodu, která se
další syntézou ve struktuře obvodu stává stále méně zřetelná. Aplikovat principy
návrhu pro snadnou testovatelnost již v rané fázi návrhu obvodu je výhodné - vede
k nižší režii. Prezentovaná metoda analýzy testovatelnosti využívá konceptu i
cest pro nalezení takových cest pro diagnostické informace přenášené během testu
uvnitř obvodu, které jsou ovladatelné zvnějšku a nemění přenášenou informaci.
Teprve až pro některý přenos diagnostických dat nutný k testu obvodu není možné
využít stávající struktury obvodu, je doporučena modifikace. Kolize
diagnostických dat z důvodu sdílení i cesty pro současný přenos různých
diagnostických dat řeší metoda verifikace testovatelnosti využívající model
aplikace testu založený na Petriho sítích. Model aplikace testu však též využívá
metoda plánování testu. Popsaná metoda plánování testu řeší možnosti paralelní
aplikace testu na různé části testovaného obvodu. Tím se může doba testu (s níž
přímo souvisí cena testu) výrazně zkrátit. Podle vytvořeného plánu testu pak test
obvodu řídí řadič testu, nahrazující v okamžiku testování původní řadič datových
toků obvodu. Popsaná metoda automatizovaného generování řadiče testu využívá
výstupů předchozích metod.",
  address="Fakulta informačních technologií VUT v Brně",
  chapter="61771",
  howpublished="print",
  institution="Fakulta informačních technologií VUT v Brně",
  year="2007",
  month="december",
  pages="0--0",
  publisher="Fakulta informačních technologií VUT v Brně",
  type="book"
}