Detail publikace

Instruction mapping process on the VLIW architectures

MEGO, R.

Originální název

Instruction mapping process on the VLIW architectures

Typ

článek ve sborníku ve WoS nebo Scopus

Jazyk

angličtina

Originální abstrakt

This paper deals with the process of instruction mapping on the digital signal processors. This process is used by the newly developed tool, which is designed for generating low-level assembly code for very long instruction word processors. The tool is suitable for creating cores of the signal processing algorithms.

Klíčová slova

instruction mapping; low-level; digital signal processing; very long instruction word

Autoři

MEGO, R.

Vydáno

28. 4. 2016

Nakladatel

Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií

Místo

Brno

ISBN

978-80-214-5350-0

Kniha

Proceedings of the 22nd conference Student EEICT

Číslo edice

1

Strany od

385

Strany do

389

Strany počet

5

BibTex

@inproceedings{BUT124268,
  author="Roman {Mego}",
  title="Instruction mapping process on the VLIW architectures",
  booktitle="Proceedings of the 22nd conference Student EEICT",
  year="2016",
  number="1",
  pages="385--389",
  publisher="Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií",
  address="Brno",
  isbn="978-80-214-5350-0"
}