Detail předmětu

Pokročilé číslicové systémy

FIT-PCSAk. rok: 2012/2013

Přehled tradičních návrhových technik, algoritmů a nástrojů pro kombinační a sekvenční logické obvody. Strukturovaný návrh. Návrhové strategie. Dekompozice návrhu. Návrhové systémy CAD. Úvod do jazyka VHDL. Základní konstrukce jazyka VHLD. Základní modelovací techniky jazyka VHDL. Návrh na algoritmické úrovni. Návrh na úrovni meziregistrových přenosů. Návrhové techniky VHDL. Optimalizace návrhu podle různých hledisek. Návrhový proces obvodů ASIC a PLD. Rychlé prototypování. Modelování pro syntézu. Návrh shora-dolů ve VHDL. Příklady komplexních číslicových systémů popsaných ve VHDL. Algoritmy pro automatizovaný návrh. Hardware/software co-design.

Jazyk výuky

čeština

Počet kreditů

5

Garant předmětu

doc. Dr. Ing. Otto Fučík

Zajišťuje ústav

Ústav počítačových systémů (UPSY)

Výsledky učení předmětu

Studenti jsou schopni navrhnout komplexní číslicový systém optimalizovaný podle různých hledisek s využitím moderních návrhových metod, programovacího jazyka VHDL a profesionálních návrhových systémů.

Prerekvizity

Základy návrhu číslicových systémů, základy programování.

Způsob a kritéria hodnocení

Hodnocení studia je založeno na bodovacím systému. Pro úspěšné absolvování předmětu je nutno dosáhnout 50 bodů.

Zápočet není ustanoven.

Osnovy výuky

  • Přehled tradičních návrhových technik, algoritmů a nástrojů pro kombinační a sekvenční logické obvody.
  • Strukturovaný návrh. Návrhové strategie. Dekompozice návrhu. Návrhové systémy CAD
  • Úvod do jazyka VHDL.
  • Základní konstrukce jazyka VHLD. Simulace a syntéza.
  • Základní modelovací techniky jazyka VHDL.
  • Návrh na algoritmické úrovni.
  • Návrh na úrovni meziregistrových přenosů.
  • Návrhové techniky VHDL. Optimalizace návrhu podle různých hledisek.
  • Návrhový proces obvodů ASIC a PLD. Rychlé prototypování.
  • Modelování pro syntézu.
  • Návrh shora-dolů ve VHDL.
  • Příklady komplexních číslicových systémů popsaných ve VHDL.
  • Algoritmy pro automatizovaný návrh. Hardware/software co-design.

Učební cíle

Seznámit studenty s pokročilými metodami návrhu komplexních číslicových systémů, s jazyky pro popis hardware, profesionálními vývojovými prostředky, s implementací obvodů na programovatelných logických obvodech a technikami pro optimalizaci návrhu podle různých kritérií.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Půlsemestrální písemná zkouška, protokol o 4 laboratorních počítačových úlohách a vypracování projektu v předepsaných termínech.

Základní literatura

Micheli G., High-Level Synthesis from Algorithm to Digital Circuit, ISBN 978-1-4020-8587-1, 2008 (EN)

Doporučená literatura

Khatri S. P., Gulati K. (eds.): Advanced Techniques in Logic Synthesis, Optimizations and Applications, ISBN 978-1-4419-7517-1, 2011 (EN)
Rabaey J., Pedram M.: Low Power Design Methodologies, Kluwer, ISBN 0792396308, 1996 (EN)

Zařazení předmětu ve studijních plánech

  • Program IT-MGR-2 magisterský navazující

    obor MPV , 2. ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Dr. Ing. Otto Fučík

Osnova

  • Přehled tradičních návrhových technik, algoritmů a nástrojů pro kombinační a sekvenční logické obvody.
  • Strukturovaný návrh. Návrhové strategie. Dekompozice návrhu. Návrhové systémy CAD
  • Úvod do jazyka VHDL.
  • Základní konstrukce jazyka VHLD. Simulace a syntéza.
  • Základní modelovací techniky jazyka VHDL.
  • Návrh na algoritmické úrovni.
  • Návrh na úrovni meziregistrových přenosů.
  • Návrhové techniky VHDL. Optimalizace návrhu podle různých hledisek.
  • Návrhový proces obvodů ASIC a PLD. Rychlé prototypování.
  • Modelování pro syntézu.
  • Návrh shora-dolů ve VHDL.
  • Příklady komplexních číslicových systémů popsaných ve VHDL.
  • Algoritmy pro automatizovaný návrh. Hardware/software co-design.

Cvičení na počítači

10 hod., nepovinná

Vyučující / Lektor

doc. Dr. Ing. Otto Fučík

Osnova

  • Návrh, schéma a simulace úplné 4 bitové kombinační sčítačky s kaskádním přenosem.
  • Modelování a simulace kombinačních logických obvodů ve VHDL.
  • Modelování a simulace sekvenčních logických obvodů ve VHDL.
  • Modelování, simulace a implementace 16-ti bitové sekvenční násobičky popsané ve VHDL.

Projekt

16 hod., nepovinná

Vyučující / Lektor

doc. Dr. Ing. Otto Fučík