


VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY
A KOMUNIKAČNÍCH TECHNOLOGIÍ

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF MICROELECTRONICS
(ELECTROTECHNOLOGY)

IMPLEMENTACE MIKROPOČÍTAČE DO OBVODU FPGA

MICROCOMPUTER IMPLEMENTATION ON AN FPGA

BAKALÁŘSKÁ PRÁCE
BACHELOR'S THESIS


AUTOR PRÁCE
AUTHOR

TOMÁŠ ŠULC

VEDOUCÍ PRÁCE
SUPERVISOR

ING. MAREK BOHRN

BRNO 2012



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav mikroelektroniky

Bakalářská práce

bakalářský studijní obor
Mikroelektronika a technologie

Student: Tomáš Šulc

ID: 125666

Ročník: 3

Akademický rok: 2011/2012

NÁZEV TÉMATU:

Implementace mikropočítače do obvodu FPGA

POKYNY PRO VYPRACOVÁNÍ:

Prostudujte architekturu mikropočítače ZX spectrum. Architekturu upravte pro implementaci do obvodu FPGA a popište jí v jazyce VHDL. Procesor realizujte s použitím dostupného softwarového jádra T80. Mikropočítač upravte tak, aby využíval v současnosti dostupné periferie (např. VGA, PS2). Projekt bude realizován na vývojové desce, chybějící rozhraní a periferie budou realizovány na rozšiřujících deskách.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce.

Termín zadání: 6.2.2012

Termín odevzdání: 31.5.2012

Vedoucí práce: Ing. Marek Bohrn

doc. Ing. Jiří Háze, Ph.D.
Předseda oborové rady

UPOZORNĚNÍ:

Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

Abstrakt:

Předkládaná práce se zabývá architekturou 8bitového mikropočítače Sinclair ZX Spectrum 48K a její úpravou pro implementaci do obvodu FPGA. Teoretická část práce je zaměřena na popis architektury počítače ZX Spectrum rozložené do funkčních bloků s důrazem kladeným na tok signálů po sběrnicích. V praktické části práce jsou funkční bloky upraveny tak, aby při komunikaci s procesorem respektovaly původní datový tok po sběrnicích a současně využívaly dostupná rozhraní vývojové desky s FPGA obvodem Xilinx Spartan-3, na které byl projekt v rámci ověření funkčnosti prakticky realizován.

Abstract:

This thesis deals with architecture of 8-bit Sinclair ZX Spectrum 48K microcomputer and modification of this architecture for an implementation on an FPGA circuit. Theoretical part of the work is focused at the description of the architecture divided into functional blocks with focus on the flow of the signals on all buses. In practical part the functional blocks are modified to respect the data flow on buses when communicating with microprocessor and to utilize available interfaces of development board with Xilinx Spartan-3 FPGA. The project was implemented on the board to verify the accuracy of the design.

Klíčová slova:

Sinclair ZX Spectrum 48K, emulátor, architektura, mikropočítač, VHDL, FPGA, Spartan-3.

Keywords:

Sinclair ZX Spectrum 48K, emulator, architecture, microcomputer, VHDL, FPGA, Spartan-3.

Bibliografická citace díla:

ŠULC, T. *Implementace mikropočítače do obvodu FPGA*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2012. 37 s.
Vedoucí bakalářské práce Ing. Marek Bohrn.

Prohlášení autora o původnosti díla:

Prohlašuji, že jsem tuto vysokoškolskou kvalifikační práci vypracoval samostatně pod vedením vedoucího semestrální práce, s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury. Jako autor uvedené semestrální práce dále prohlašuji, že v souvislosti s vytvořením této semestrální práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení § 152 trestního zákona č. 140/1961 Sb.

V Brně dne 31. 5. 2012

.....

Poděkování:

Děkuji vedoucímu bakalářské práce Ing. Marku Bohrnovi za pomoc při tvorbě práce. Poskytnuté rady byly při teoretickém návrhu i praktické realizaci projektu velmi užitečné. Taktéž děkuji za čas strávený při množství konzultací.

OBSAH

ÚVOD	1
1 ARCHITEKTURA POČÍTAČE ZX SPECTRUM 48K	2
1.1 MIKROPROCESOR ZILOG Z80A	3
1.1.1 Datová sběrnice	3
1.1.2 Adresová sběrnice	3
1.1.3 Řídící sběrnice	4
1.1.4 Další signály	4
1.2 PAMĚTI MIKROPOČÍTAČE ZX SPECTRUM 48K	5
1.2.1 ROM 16 KB	5
1.2.2 TV RAM 16 KB	5
1.2.3 RAM 32K	7
1.3 VSTUPNÍ A VÝSTUPNÍ ZAŘÍZENÍ A OBVOD ULA	7
1.3.1 Zákaznický obvod ULA	7
1.3.2 Způsob obsluhy periférií	8
1.3.3 Obrazový výstup	9
1.3.4 Klávesnice	10
1.3.5 Kazetový magnetofon a zvukový výstup	12
1.3.6 Způsob uložení dat na magnetofonové pásce	12
2 IMPLEMENTACE POČÍTAČE ZX SPECTRUM 48K DO OBVODU FPGA	15
2.1 VÝVOJOVÝ KIT SPARTAN-3 OD FIRMY DIGILENT	15
2.2 KONCEPCE ÚPRAV MIKROPOČÍTAČE ZX SPECTRUM	16
2.2.1 Modifikované blokové schéma mikropočítače	16
2.2.2 Režimy modifikovaného mikropočítače	17
2.2.3 Funkce tlačítek a přepínačů na vývojové desce	18
2.3 MIKROPROCESOR	18
2.3.1 Procesorové jádro T80	18
2.3.2 Generování hodinového signálu procesoru	19
2.3.3 Zápis na vstupní datovou sběrnici	20
2.4 PAMĚTI ROM A RAM	21
2.4.1 ROM 16 KB	21
2.4.2 RAM 48 KB	22
2.5 VSTUPNÍ A VÝSTUPNÍ ZAŘÍZENÍ	25
2.5.1 Vykreslování obrazu	25
2.5.2 Klávesnice PS/2	28
2.5.3 Emulace kazetového magnetofonu	31
2.5.4 Výstup na reproduktor	33
2.5.5 Sedmisegmentový displej	34
2.6 SHRNUTÍ PRAKTICKÉ REALIZACE	35
3 ZÁVĚR	36
SEZNAM POUŽITÝCH ZDROJŮ	37
SEZNAM PŘÍLOH	38

Úvod


Cílem bakalářské práce je nastudovat architekturu 8bitového mikropočítače Sinclair ZX Spectrum 48K a upravit ji tak, aby bylo možné celý mikropočítač implementovat do obvodu FPGA na vývojové desce Spartan-3 při současném nahrazení zastaralých periférií novějšími. Součástí práce je i ověření funkčnosti návrhu praktickou realizací.

Teoretická část práce je zaměřena na architekturu a způsob realizace všech funkcí původního mikropočítače. Ze získaných podkladů bylo ZX Spectrum rozděleno na funkční bloky, které jsou v jednotlivých kapitolách popsány. Funkční bloky kopírují blokové schéma původního mikropočítače s výjimkou zákaznického obvodu ULA, jenž byl rozdělen na části ovládající jednotlivá vstupní a výstupní zařízení. Při rozboru architektury byl kladen důraz zejména na vysvětlení toku dat po všech sběrnících a způsob uložení a adresování dat v pamětech ROM a RAM.

Praktická část práce je zaměřena na implementaci mikropočítače Sinclair ZX Spectrum 48K do obvodu FPGA a popisuje návrh a funkce upravených funkčních bloků. Ty jsou navrženy pomocí informací získaných z teoretické části tak, aby s adresovou, datovou a řídicí sběrnicí z vnější strany pracovaly stejně jako původní mikropočítač. Je to nezbytné, protože původní procesor ZiLOG Z80 je nahrazen kompatibilním softwarovým jádrem T80. Liší se vnitřní struktura funkčních bloků. Data z jednotlivých sběrnic jsou zde podle potřeby upravena a použita k ovládání zařízení na vývojové desce Spartan-3.

1 Architektura počítače ZX Spectrum 48K

Mikropočítač Sinclair ZX Spectrum 48K patří do generace 8bitových mikropočítačů první poloviny osmdesátých let. V dalším textu bude popisován dle blokového schématu na obr. 1. [1]



Obr. 1: Blokové schéma původního mikropočítače Sinclair ZX Spectrum 48K [1]

Architekturu mikropočítače ZX Spectrum lze rozdělit na dvě části. První část mikropočítače obsahuje 8bitový procesor ZiLOG Z80A pracující na frekvenci 3,5 MHz, 16 KB paměti ROM a 48 KB dynamických pamětí RAM (dva samostatné bloky 16 a 32 KB). Druhou část mikropočítače tvoří zákaznický obvod ULA od společnosti Ferranti, ke kterému jsou připojeny vstupní a výstupní zařízení (klávesnice, zvukový a obrazový výstup, magnetofonové rozhraní). Ten současně dělením 14MHz hodinového signálu oscilátoru generuje všechny hodinové signály v mikropočítači. S procesorem sdílí obvod ULA přístup do 16 KB RAM (TV RAM), přičemž při společném přístupu obou jednotek má prioritu obvod ULA, který procesor zabrzdí zastavením hodinového signálu. [1]

1.1 Mikroprocesor Zilog Z80A

Aritmetické a logické operace v mikropočítači Sinclair ZX Spectrum 48K provádí 8bitový procesor ZiLOG Z80A. Procesor používá hodinový signál s frekvencí 3,5 MHz. Signál je generován z oscilátoru, který je připojen k zákaznickému obvodu ULA a generuje 14MHz hodinový signál. Ten je následně v obvodu ULA dělen čtyřmi. Obvod ULA je díky tomu schopen ovlivňovat rychlost procesoru, případně jej zastavením hodinového signálu v log. 0 úplně zastavit. Z tohoto důvodu má při kontrole celého mikropočítače nejvyšší prioritu. Využívá se toho ve chvíli, kdy ULA potřebuje přistupovat do 16KB grafické paměti RAM. [2]

Procesor ZiLOG Z80A používá ke komunikaci s periferiemi tři sběrnice: datovou, adresovou a řídicí. [3]

1.1.1 Datová sběrnice

Datová sběrnice má šířku osm bitů a slouží k předávání dat mezi procesorem, pamětí ROM, oběma pamětmi RAM a obvodem ULA. Všech pět bloků s výjimkou ROM paměti na tuto sběrnici zapisuje i z ní čte (ROM pouze zapisuje).

1.1.2 Adresová sběrnice

Adresová sběrnice je výstupní sběrnice procesoru Z80A o šířce 16 bitů. Sběrnice se používá primárně k adresování pamětí, přičemž je využit její plný rozsah. Na spodních 16 KB je paměť ROM se základním softwarem a interpretem jazyka BASIC, nad ní je dynamická paměť RAM s kapacitou 16 KB (tzv. TV RAM) a na horní polovině adresového prostoru je dynamická paměť RAM s kapacitou 32 KB. Přesné rozložení pamětí na adresové sběrnici ukazuje tab. 1.

Druhý způsob využití adresové sběrnice je při spuštění maskovatelného přerušení, kdy se horních osm bitů používá k detekci stisknutých kláves (viz popis funkce klávesnice).

Tab. 1: Rozložení pamětí na adresové sběrnici

Adresa	Paměť
0x0000-0x3FFF	ROM 16 KB
0x4000-0x7FFF	TV RAM 16 KB
0x8000-0xFFFF	RAM 32 KB

1.1.3 Řídící sběrnice

Řídící sběrnice obsahuje nezávislé vstupní a výstupní signály procesoru, které se používají k řízení celého mikropočítače [1].

/MREQ je výstupní signál procesoru aktivní v log. 0. Připojen je do paměti ROM, 32 KB RAM a ULA. Signál je aktivní, pokud je na adresové sběrnici informace o platné adrese pro čtení nebo zápis do pamětí RAM nebo ROM. Signálu /MREQ se dále využívá při obnovování dynamické paměti RAM 32 KB, kdy je generován bez signálů /RD a /WR.

/IORQ je výstupní signál procesoru aktivní v log 0. Signál je připojen k obvodu ULA. Aktivní úroveň signálu značí stav, kdy je na dolních osmi bitech adresové sběrnice vystavena hodnota 0xFE a procesor vykonává I/O operaci čtení nebo zápisu (obsluha klávesnice, magnetofonu, zvukového výstupu).

/RD a **/WR** jsou výstupní signály procesoru aktivní v log. 0. Vysílány jsou do pamětí ROM, 32 KB RAM a ULA. Pokud je jeden ze signálů /RD nebo /RW aktivní, procesor oznamuje příkaz na čtení, případně zápis, do paměti nebo periférií.

/INT je vstupní signál procesoru aktivní v log. 0. Signál je pravidelně generován obvodem ULA ze signálu vertikální synchronizace vykreslování každých 19,97 ms (69888 hodinových cyklů procesoru Z80) po dobu 32 hodinových cyklů. Aktivní signál /INT nese informaci o maskovatelném přerušení. Maskovatelné přerušení je v mikropočítači ZX Spectrum nastaveno do režimu 1 (dále jsou dostupné režimy 0 a 2), kdy procesor skočí na adresu 0x0038 a z paměti ROM načte instrukce, které postupně inkrementují čas a zkontrolují stisknuté klávesy na klávesnici (viz kapitola 1.3.4 Klávesnice).

1.1.4 Další signály

Kromě výše zmíněných používá procesor ZiLOG Z80 ještě několik dalších řídicích signálů, které v mikropočítači ZX Spectrum zůstaly nezapojené. Konkrétně jde o vstupní signály nemaskovatelného přerušení /NMI, požadavek na zablokování sběrnic /BUSREQ a požadavek na vyčkání /WAIT, které jsou trvale vypnuté zapojením do log. 1. Úplně odpojené jsou výstupní signály pro obnovu dynamických pamětí /RFSH (paměti RAM

se obnovují při vykreslování obrazu), oznámení načtení instrukce a maskovatelného přerušení /M1, oznámení o zastavení procesoru /HALT a oznámení o zablokování sběrnic /BUSACK.

1.2 Paměti mikropočítače ZX Spectrum 48K

1.2.1 ROM 16 KB

Paměť ROM obsahuje základní software mikropočítače ZX Spectrum rozdělený do třech částí: vstupně výstupní funkce, interpret jazyka BASIC a kontrolu výjimek. Kapacita paměti ROM je 16 KB. Adresuje se přes spodních 14 bitů adresové sběrnice. Zbylé horní dva bity sběrnice A15 a A14 jsou připojeny k obvodu ULA, kde se z nich generuje signál /ROMCS. Signál /ROMCS uvolňuje paměť ROM a nabývá aktivní hodnoty v případě, že bity A14 a A15 mají hodnotu log. 0. 8bitový výstup paměti ROM je připojen na datovou sběrnici.

Adresová sběrnice je k paměti ROM připojena přímo, na rozdíl od pamětí RAM nepoužívá adresový multiplexor. Pro čtení z paměti je nutné aktivovat signály /MREQ (požadavek procesoru na přístup k paměti), /RD (požadavek procesoru na čtení) a /ROMCS (signál uvolňující paměť ROM). Signály /MREQ a /RD jsou popsány v kapitole 1.1.3: Řídící sběrnice. Signál /ROMCS je generovaný obvodem ULA, viz předchozí odstavec.

1.2.2 TV RAM 16 KB


Paměť RAM s kapacitou 16 KB (označována také jako TV RAM) se nachází v druhé čtvrtině adresového prostoru. Dolních 6912 bytů paměti je rezervováno coby oblast s daty pro vykreslování obrazu, zbytek je vyhrazen pro systémové proměnné a programová data.

Paměť je řešena jako matice s rozměry 128 řádků \times 128 sloupců a adresuje se pomocí dvou 7bitových signálů (jeden slouží k výběru řádku a jeden k výběru sloupce). Protože do paměti může přistupovat procesor Z80 i zákaznický obvod ULA (v paměti jsou uložena data ke generování obrazu), používají se dva způsoby adresování paměti. 8bitový datový vstup i výstup paměti pro zápis nebo čtení je v obou případech připojen na datovou sběrnici.

Přístup procesoru do paměti

První způsob adresování paměti je přes adresovou sběrnici a používá jej procesor. V tomto případě se adresa paměti přenáší po adresních bitech A13-A0. Spodní polovina sběrnice (A6-A0) nese adresu řádku, horní polovina (A13-A7) pak sloupce. Adresová sběrnice není připojena přímo k paměti, nýbrž k adresovému multiplexoru, jehož výstupem je 7bitový signál s adresou řádku, respektive sloupce. Základní hodnotou výstupu multiplexoru je adresa řádku.

Výběr adresového multiplexoru při práci s pamětí závisí na stavu řídicích signálů /RAS (row address strobe — impuls výběru řádku) a /CAS (column address strobe — impuls výběru sloupce, oba jsou aktivní v log. 0 a generované obvodem ULA). Signál /RAS je generován jako odezva na signál /MREQ procesoru (informace o platné adrese na adresové sběrnici). Po jeho sepnutí paměť zaznamená adresu řádku. Poté běží prodleva mezi signály RAS a CAS t_{RCD} , během níž je na výstupu multiplexoru vystavena adresa sloupce. Po sepnutí signálu /CAS se zaznamená i ona a po prodlevě po zaznamenání signálu CAS t_{CAC} se na datové sběrnici vystaví přečtená data, případně se do paměti zapíše obsah sběrnice (záleží na stavu signálu /DRAMWE, viz níže). Průběh signálů /RAS, /CAS, výstupu adresového multiplexoru a datového výstupu při postupném čtení dvou buněk na jednom řádku (tzv. stránkový mód, využíván zejména při čtení dat pro generování obrazu) je zobrazen na obr 2. [2]



Obr. 2: Průběh signálů RAS, CAS, adresové a datové sběrnice při čtení z RAM 16 KB [2]

Třetím řídicím signálem paměti je /DRAMWE, který určuje, zda se z paměti bude číst, nebo do ní zapisovat. Signál je aktivní v log. 0 a generován je v obvodu ULA na základě stavu signálů /RD a /WR. Při čtení je /DRAMWE v log. 1 a na datovou sběrnici paměť zapíše obsah buňky. Při zápisu má /DRAMWE hodnotu v log. 0 a paměť z datové sběrnice čte data k zápisu.

Přístup ULA do paměti

Druhý způsob adresování 16KB bloku RAM využívá obvod ULA a je plně nezávislý na procesoru. Obvod ULA používá k adresování vlastní interní obousměrnou 7bitovou sběrnici, která je na jedné straně připojena k ULA a na druhé přímo k pamětem,

přičemž během případného současného přístupu obou zařízení má přednost obvod ULA (nutnost pravidelného zasílání dat pro generátor obrazu).

Duální přístup do paměti obvod ULA zjišťuje kontrolou bitů A15 a A14 adresové sběrnice. Pokud ULA na těchto bitech zaznamená kombinaci $A15 = 0$, $A14 = 1$ a současně sám potřebuje číst data, dočasně zastavení hodinový signál procesoru v log. 0, dokud není dokončena jeho vlastní operace. K řízení pamětí je opět použita trojice signálů /RAS, /CAS a /DRAMWE, které se chovají stejně jako při přístupu procesoru.

Protože čtení dat k vykreslování probíhá s vysokou frekvencí, je tímto způsobem zajištěno i obnovování většiny dynamické paměti RAM 16 KB. Zbývá část paměti je obnovována procesorem při čtení systémových proměnných. [1]

1.2.3 RAM 32K

32KB blok RAM se nachází v horní polovině adresového prostoru a slouží jako dodatečná kapacita k ukládání uživatelských dat. Paměťové obvody byly v závislosti na konkrétní verzi ZX Spectra řešeny jako matice 128 řádků \times 256 sloupců (obvody výrobce Texas Instruments), případně 256 řádků \times 128 sloupců (obvody výrobce OKI). V obou případech je k výběru paměťové buňky potřebný 15bitový signál (7 bitů řádek a 8 bitů sloupec, resp. naopak), který procesor adresuje na adresové sběrnici na bitech A15-A0. Sběrnice je podobně jako u TV RAM připojena k adresovému multiplexoru, jehož výstupem je 8bitový signál s adresou řádku či sloupce. Na začátku přístupu do paměti je na výstupu multiplexoru adresa řádku, po přepnutí signálu /RAS se na výstupu multiplexoru objeví adresa sloupce.

Druhou řídicí jednotkou RAM 32 KB je blok rozhodující o čtení a zápisu. Jeho vstupem jsou signály /RD, /WR, /MREQ řídicí sběrnice a bit A15 adresové sběrnice, jehož úroveň v log. 1 vzhledem k umístění 32KB RAM v adresovém prostoru (viz tab 1) automaticky signalizuje přístup do této paměti (s výjimkou maskovatelného přerušení, kdy se bit A15 používá ke čtení klávesnice). Výstupní signály /RAS, /CAS a /WR jsou generovány dle stejné logiky jako u TV RAM a řídí čtení a zápis z operační paměti. Vstup a výstup dat do paměti se nachází na datové sběrnici. [1]

1.3 Vstupní a výstupní zařízení a obvod ULA

1.3.1 Zákaznický obvod ULA

Obsluhu vstupních a výstupních zařízení má v mikropočítači ZX Spectrum na starost zákaznický integrovaný obvod ULA od společnosti Ferranti, který je řídí na základě signálů z procesoru. Tato, dnes již neexistující společnost, byla v první polovině osmdesátých let jednou z prvních firem, které se zabývaly vývojem víceúčelových logických

obvodů ULA (Uncommitted Logic Array). ULA od Ferranti kromě mikropočítačů Sinclair využívaly také mikropočítače BBC Micro a Acorn Electron.

Část práce zákaznického obvodu ULA byla vysvětlena výše (generování signálu /ROMCS pro paměť ROM, přístup do 16KB bloku RAM, generování hodinového signálu a signálu maskovatelného přerušení), dále obvod zajišťuje obsluhu výstupu klávesnice, obrazového výstupu, magnetofonového rozhraní a zvukového výstupu. K tomu je k obvodu ULA připojena řídící sběrnice, datová sběrnice a část adresové sběrnice (bity A15 a A14 přímo, bity A6-A0 nepřímo přes obousměrnou sběrnici připojenou mezi adresový multiplexor a TV RAM).

1.3.2 Způsob obsluhy periférií

Jak již bylo řečeno v předchozím odstavci, periférie mikropočítače ZX Spectrum jsou připojeny k zákaznickému obvodu ULA, který je s výjimkou vykreslování obrazu řízen signály z procesoru. ULA dle nich přiřazuje jednotlivé vstupy a výstupy. K řízení periférií procesor používá adresovou sběrnici, datovou sběrnici a signály /IORQ, /RD a /WR řídící sběrnice.

Při přístupu k perifériím se v mikropočítači ZX Spectrum rozlišuje mezi čtením z periférií a zápisem do periférií. V režimu čtení probíhá čtení magnetofonového vstupu (vstup EAR je přiřazen na D6) a klávesnice (její výstup je přiřazen na bity D4-D0). V režimu zápisu pak zápis dat do magnetofonu (bit D3 se přiřazuje na výstup MIC), obsluha reproduktoru (bit D4 je přiřazen na výstup Speaker) a přiřazení barvy okraje obrazovky (bity D2-D0 nesou RGB informaci o barvě Border). Rozložení jednotlivých bitů na datové sběrnici při čtení i zápisu do periférií je znázorněno v tab. 2. Některé z bitů nejsou využity a procesor je ignoruje.

Tab. 2: Využití bitů datové sběrnice při čtení a zápisu z magnetofonu [2]

	D7	D6	D5	D4	D3	D2	D1	D0
Čtení z periférií	—	EAR	—	Výstup klávesnice				
Zápis do periférií	—	—	—	Speaker	MIC	Border		

Přístup k perifériím procesor oznamuje aktivací signálu /IORQ a vystavením hodnoty 0xFE na spodní polovinu adresové sběrnice. Pokud je současně aktivní signál /RD, probíhá čtení z periférií a procesor načte data z datové sběrnice. Aktivní signál /WR oznamuje zápis do periférií a procesor naopak data na datovou sběrnici vystaví. Horní polovina adresové sběrnice je připojena pouze ke klávesnici a slouží k adresování jednotlivých sloupců při jejím skenování (viz kapitola 1.3.4 Klávesnice).

1.3.3 Obrazový výstup

Obrazový výstup mikropočítače ZX Spectrum je zobrazován na analogové televizi. Uprostřed obrazovky jsou zobrazena data s rozlišením 256×192 bodů, okraj obrazovky (Border) je jednobarevně lemován. Přípravu dat ke generování obrazu obsluhuje zákaznický obvod ULA, který načítá RGB data z paměti RAM 16 KB a převádí je do barevného modelu YUV. Samotné generování analogového signálu z barevného modelu YUV zajišťuje vysokofrekvenční modulátor.

Pro snížení objemu dat v paměti a celkové výpočetní náročnosti je obraz rozdělen na pole znaků o rozměrech 32 sloupců \times 24 řádků, přičemž po osmi řádcích je obraz rozdělen na třetiny (viz obr. 3). Každý znak má velikost 8×8 obrazových bodů a v paměti zabírá celkem devět bytů. Osm bytů nese po řádcích binární informaci, zda daný pixel patří do pozadí (PAPER — 1), nebo popředí (INK — 0). Zbýlý devátý byte je tzv. atribut. Jeho spodních šest bitů obsahuje RGB informaci o barvě popředí a pozadí znaku, zbylé dva bity pak mají význam Bright a Flash. Rozložení bitů atributu je popsáno v tab. 3. [2]



Obr. 3: Rozložení obrazu na TV monitoru

Jestliže je bit Bright aktivní, vykresluje se na obrazovce celý znak se zvýšeným jasnem. Tím je vylepšen barevný rozsah mikropočítače (každá barva má svou normální a světlou verzi). Aktivní bit Flash zajišťuje blikání znaku, kdy se každých 32 vykreslených snímků (tzn. cca 640 ms při obnovovací frekvenci monitoru 50 Hz) invertuje informace o popředí/pozadí každého pixelu (dochází tedy k pravidelnému střídání barev ve znaku).

Tab. 3: Význam bitů atributu

D7	D6	D5	D4	D3	D2	D1	D0
FLASH	BRIGHT	G (PAPER)	R (PAPER)	B (PAPER)	G (INK)	R (INK)	B (INK)

Celkem paměť pro generování obrazu zabírá 6192 bytů ($32 \times 24 \times 9$). Data jsou uložena v nejnižší části TV RAM (práce této paměti je popsána v kapitole 1.2.2 TV RAM 16 KB). Informace o barvě okraje (Border) v paměti uložena není a přenáší se do ULA po datové sběrnici přímo z procesoru při vyslání požadavku na zápis do periférií (viz kapitola 1.3.2 Způsob obsluhy periférií). Změny barvy okraje obrazovky se využívá zejména při přístupu k magnetofonu, kdy okraj během vysílání synchronizačního signálu okraj červenošedě bliká a při vysílání dat bliká žlutomodře.


Paměť s daty pro vykreslení je rozdělena tak, aby se při čtení dat a atributu příslušného znaku měnila jen horní polovina adresy (adresa sloupce) a paměť tak mohla pracovat v tzv. stránkovacím módu, kdy se mění jen adresa sloupce a paměť pracuje rychleji. Z tohoto důvodu je obraz rozdělen do třetin po osmi řádcích. Logika adresování buněk s daty a atributy je znázorněna v tab. 4. [2]

Tab. 4: Adresování dat a atributů pro vykreslování obrazu v paměti

	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
Adresa dat	0	číslo třetiny		číslo linky ve znaku			číslo řádku ve třetině			číslo sloupce				
Adresa atributu	0	1	1	0	číslo třetiny		číslo řádku ve třetině			číslo sloupce				

1.3.4 Klávesnice

Fóliová klávesnice mikropočítače ZX Spectrum se skládá z celkem 40 kláves, které jsou zapojeny do matice 8×5 (obr. 4). Sloupce klávesnice jsou přes kabel KB1 připojeny k adresové sběrnici k signálům A15-A8, řádky klávesnice jsou kabelem KB2 připojeny k zákaznickému obvodu ULA. Při stisknutí klávesy se zkratuje příslušný řádek se sloupcem a vytvoří se vodivé spojení, jinak je spojení rozpojené.



Obr. 4: Zapojení maticové klávesnice mikropočítače ZX Spectrum [1]

Kontrola stisknutých kláves probíhá pravidelně přibližně každých 20 ms v režimu maskovatelného přerušení. To je vyvoláno nastavením log. 0 na signál /INT, který je připojen ke vstupu procesoru (viz kapitola 1.1.2 Adresová sběrnice). Po spuštění přerušení se aktivují výstupní signály /IORQ a /RD procesoru Z80, na dolní polovině adresové sběrnice je vystavena hodnota 0xFE a současně se s každým hodinovým cyklem postupně mění hodnoty horní poloviny adresové sběrnice A15-A8, aby pouze na jediném pinu byla v jednom cyklu log. 0, zatímco na všech ostatních zůstává log. 1, viz tab. 5. [2]

Tab. 5: Hodnoty horní poloviny adresové sběrnice při kontrole stisknutých kláves

Klávesy	Adresová sběrnice A15-A8
B, N, M, Symbol Shift, Space	0b01111111
H, J, K, L, Enter	0b10111111
Y, U, I, O, P	0b11011111
6, 7, 8, 9, 0	0b11101111
5, 4, 3, 2, 1	0b11110111
T, R, E, W, Q	0b11111011
G, F, D, S, A	0b11111101
V, C, X, Z, Caps Shift	0b11111110

Pokud je během kontroly klávesnice stisknuta klávesa a v příslušném sloupci adresové sběrnice je nastavena log. 0, objeví se tato nula také na příslušném pinu kabelu KB1 (v opačném případě je na výstupu log. 1). Obvod ULA poté načte hodnoty z kabelu KB1 a zapíše je na datovou sběrnici na bity D4-D0. [1]

Pro lepší ilustraci je uveden příklad, kdy je na klávesnici stisknuta klávesa L. Nejprve je na adresové sběrnici vystavena kombinace 0b01111111 a kontroluje se sloupec s klávesami B, N, M, Symbol Shift a Space. Na kabelu KB1 je nastavena kombinace 0b111111 a tuto hodnotu obvod ULA zapíše i na datovou sběrnici. V dalším kroku bude na datové sběrnici 0b10111111, kdy se kontroluje sloupec s klávesami H, J, K, L a Enter. Na kabelu KB1 a poté i datové sběrnici proto bude hodnota 0b11101. V dalším kroku se už opět kontroluje sloupec bez klávesy L, její stisknutí proto nebude detekováno.

1.3.5 Kazetový magnetofon a zvukový výstup

Kazetový magnetofon v mikropočítači ZX Spectrum slouží k dlouhodobému ukládání dat. Připojen je k mikropočítači pomocí bitů EAR a MIC, které jsou přivedeny na jeden pin obvodu ULA označený MIC/TAPE, ze kterého umí zákaznický obvod číst i na něj zapisovat. Vstupní bit EAR je používán ke čtení dat z magnetofonu a ULA jej přiřazuje na datovou sběrnici při aktivních signálech /IORQ a /RD. Bit MIC se používá při zápisu dat na pásku a vystaven je na datové sběrnici při aktivních signálech /IORQ a /WR. Rozložení všech bitů ukazuje tab. 2 (kapitola 1.3.2 Způsob obsluhy periférií).

Zvukový výstup je v mikropočítači ZX Spectrum zajištěn piezoelektrickým reproduktorem s vestavěným budičem, přičemž frekvence zvuku vydávaného reproduktorem záleží na frekvenci změny vstupních dat. Reprodukter je ovládán signálem Speaker, který je na datové sběrnici vystaven při aktivních signálech /IORQ a /WR.

Reprodukter je fyzicky připojen na stejný pin MIC/TAPE jako kazetový magnetofon. Aby nedocházelo k nechtěnému sepnutí reproduktoru při čtení/zápisu na pásku, jsou před reproduktorem umístěny dvě diody. Při čtení a zápisu z kazetového magnetofonu je na pinu MIC/TAPE vystaveno napětí přibližně 0,7 V, při kterém diody zůstanou uzavřeny. Až pokud obvod ULA zaznamená aktivní bit Speaker na datové sběrnici, vystaví na pinu MIC/TAPE napětí vyšší než 3 V, při kterém se obě diody otevřou, a reproduktor začne pískat. [2]

Protože procesor kromě obsluhy reproduktoru a kazetového magnetofonu vykonává i další instrukce, je důležité, aby si obvod ULA pamatoval poslední přiřazené hodnoty. Na bity D3 a D4 datové sběrnice jsou proto v zákaznickém obvodu ULA připojeny klopné obvody D s aktivačním signálem /WR, ze kterých se posléze generuje napětí na pinu MIC/TAPE.


1.3.6 Způsob uložení dat na magnetofonové pásce

Protože kazetový magnetofon původně vůbec nebyl určený pro ukládání digitálních dat, používá mikropočítač ZX Spectrum při přístupu k magnetofonové pásce specifický datový

formát. Data jsou na pásce uložena v blocích, přičemž před přenosem každého bloku je nejprve vyslán synchronizační signál zakončený přesně definovaným pulzem. Po odvysílání tohoto signálu následuje blok dat, přibližně sekundová pauza a po ní je přenášén synchronizační signál k dalšímu bloku dat.

Synchronizační signál se skládá z periodických obdélníkových pulzů o délce 2168 hodinových cyklů (procesoru Z80) v log. 1 a stejného počtu cyklů v log. 0. Celkový počet pulzů synchronizačního signálu závisí na tom, zda bude vyslán blok dat, anebo tzv. hlavička, která nese informace o následném datovém bloku (název bloku, délka bloku, informaci o startovací adrese pro jazyk BASIC, paritu a podobně). Pokud je vyslán datový blok, má synchronizační signál délku 3223 pulzů, u bloku hlavičky je to 8063 pulzů. Druhým způsobem rozlišení bloku dat a hlavičky je hodnota bitu B7 prvního bytu dat (tzv. vlajkový byte). Pokud je na této pozici nula, jde o hlavičku, v opačném případě se jedná o datový blok. V reálném čase při frekvenci procesoru 3,5 MHz ($T = 286 \text{ ns}$) trvá vysílání synchronizačního bloku přibližně čtyři sekundy u datového bloku a deset sekund u bloku hlavičky.

Po přenesení synchronizačního signálu následuje speciální synchronizační pulz oznamující začátek přenosu dat. Ten se skládá z jediného obdélníkového pulzu a je vždy dlouhý 667 hodinových cyklů v log. 1 a 735 cyklů v log. 0. Celý synchronizační signál vč. posledního pulzu je znázorněn na obr. 5.




Obr. 5: Synchronizační signál před přenosem dat z/do magnetofonu

Přenos samotných dat (běžných i hlavičky) začíná okamžitě po odvysílání speciálního synchronizačního pulzu a přenáší se pouze data bez speciálních pulzů, jako jsou start bit, stop bit, parita a podobně. Stejně tak na sebe jednotlivé byty kontinuálně navazují a není mezi nimi žádná pauza. Ta následuje až po odvysílání posledního bitu daného bloku a trvá přibližně sekundu (během této doby je přenášena log. 1). Při přenosu se využívá pravidla, že jako první se v bytu vždy přenáší nejvýznamnější bit MSB.

Tvar přenášených dat je podobný se synchronizačním signálem. Data jsou přenášena pomocí obdélníkových pulzů, přičemž log. 1 a log. 0 se od sebe rozlišují délkou trvání.

Pokud je přenášena log. 0, má obdélníkový pulz délku 855 hodinových cyklů v log. 1 a stejnou délku v log. 0. V případě přenosu log. 1 je délka obdélníku dvojnásobná (1710 cyklů procesoru ZiLOG Z80). Kvůli velké nepřesnosti magnetofonů jsou jednotlivé pulzy dlouhé a datový tok velmi pomalý. Program o velikosti 50 KB se z magnetofonu načítá okolo pěti až deseti minut v závislosti na počtu bloků (synchronizačních signálů) a poměru jedniček a nul. Příklad přenosu bytu s hodnotou 0x5C je znázorněn na obr. 6.




Obr. 6: Přenos jednoho bytu dat z magnetofonu s hodnotou 0x5C

2 Implementace počítače ZX Spectrum 48K do obvodu FPGA

2.1 Vývojový kit Spartan-3 od firmy Digilent

Jednou z částí zadání je upravit nastudovanou architekturu mikropočítače Sinclair ZX Spectrum 48K pro implementaci do obvodu FPGA s využitím v současnosti dostupných periférií a následně ji popsat v jazyce VHDL. Úprava architektury proběhla pro vývojovou desku Spartan-3 od společnosti Digilent. Na obr. 7 je blokové schéma vývojové desky včetně dostupných periférií.




Obr. 7: Blokové schéma vývojového kitu Spartan-3 Starter Kit od firmy Digilent [4]

Deska Spartan-3 je osazena obvodem FPGA XC3S200 od společnosti Xilinx. Tento obvod FPGA obsahuje 200 tisíc systémových hradel a je vyroben 90nm výrobní technologií. Obvody FPGA od společnosti Xilinx se skládají z pěti základních typů bloků — konfigurovatelné logické bloky (CLB), vstupně/výstupní obvody (IOB), hardwarová binární násobička, časovací obvod a paměť RAM (tzv. Block RAM). [5]

VHDL popis pro obvody FPGA společnosti Xilinx lze psát ve vývojovém prostředí Xilinx ISE Design Suite. Z VHDL popisu je vývojové prostředí následně schopné připravit konfigurační soubor, který přes programovací kabel lze nahrát do vývojové desky a prakticky připravený popis odzkoušet.

2.2 Koncepce úprav mikropočítače ZX Spectrum

2.2.1 Modifikované blokové schéma mikropočítače



Obr. 8: Blokové schéma mikropočítače ZX Spectrum pro obvod FPGA

Obr. 8 ukazuje blokové schéma mikropočítače ZX Spectrum upraveného pro vývojový kit Xilinx Spartan-3. Změny v designu byly ve všech blocích provedeny tak, aby byly zachovány původní funkce mikropočítače. Úplně byl z návrhu odstraněn původní zákaznický obvod ULA, jehož funkce byly rozděleny do jednotlivých funkčních bloků. V dalším textu následuje popis provedených změn v návrhu, jednotlivých funkčních bloků a vliv na funkčnost mikropočítače.

2.2.2 Režimy modifikovaného mikropočítače

Aby bylo možné emulovat všechny funkce původního mikropočítače ZX Spectrum a současně zvýšit uživatelský komfort, používá upravený počítač pro obvod FPGA několik funkčních režimů. Ty se zapínají a vypínají přepínači na vývojové desce Spartan-3 (rozložení viz kapitola 2.2.3 Funkce tlačítek a přepínačů na vývojové desce). Seznam režimů je uveden v tab. 6. Aktivní režim je zobrazen na sedmisegmentovém displeji na vývojové desce (viz kapitola 2.5.5. Sedmisegmentový displej).


Tab. 6: Režimy mikropočítače ZX Spectrum pro obvod FPGA

Režim	Přepínač	Poznámky
Standardní	—	Emulátor mikropočítače ZX Spectrum
Pauza	SW0	Mikropočítač pozastaven, režim přenosu dat přes rozhraní RS-232
Nahrávání	SW1, SW2	Přehrávání obrazu kazety ve formátu TZX (SW1) nebo TAP (SW2)
Zrychlení	SW4	Zrychlení hodinového signálu procesoru a magnetofonu z 3,57 na 8,33 MHz

Pokud není přepnut žádný přepínač, běží počítač ve standardním režimu, kdy je co nejvěrněji emulován původní počítač ZX Spectrum. Přepínačem SW0 se zapíná režim Pauzy. V něm je pozastaven hodinový signál procesoru a magnetofonu, čímž dojde k pozastavení celého počítače a aktivní zůstane jen část vykreslující data na monitoru. Současně je vývojová deska připravena k přenosu obrazů kazet po sériovém rozhraní RS-232.

Přepínači SW1 a SW2 je možné zapnout virtuální kazetový magnetofon přehrávající obrazy kazet formátu TZX a TAP pro načítání aplikací (režim Nahrávání). Emulovaný počítač ZX Spectrum spuštění magnetofonu neovlivní. Čtvrtým režimem je Zrychlení (přepínač SW4), kdy dojde ke zrychlení hodinového signálu procesoru a magnetofonu z 3,57 na 8,33 MHz. Díky tomu dojde k výraznému zrychlení celého emulovaného počítače, čehož je možné využít pro zrychlení načítání aplikací z virtuálního magnetofonu a pro rychlejší běh samotných aplikací.

2.2.3 Funkce tlačítek a přepínačů na vývojové desce



Obr. 9: Náhled na vývojovou desku Spartan-3 z horní strany

Emulovaný počítač ZX Spectrum používá více funkčních režimů (viz kapitola 2.2.2 Režimy modifikovaného počítače). Ty se mění pomocí přepínačů osazených na vývojové desce Spartan-3. Dále je na desku vyveden přepínač k vypnutí reproduktoru a tlačítka pro reset celého mikropočítače a reset sériového rozhraní RS-232 plus magnetofonu. Přesný rozpis všech funkcí tlačítek a přepínačů na vývojové desce je sepsán v tab. 7. Pro snadnější orientaci s rozložením tlačítek a přepínačů na desce je dále na obr. 9 její náhled.

Tab. 7: Přiřazené funkce tlačítek a přepínačů na vývojové desce Spartan-3

Tlačítko, spínač	Funkce
BTN3	—
BTN2	—
BTN1	Reset virtuálního kazetového magnetofonu a rozhraní RS-232
BTN0	Reset mikropočítače ZX Spectrum
SW7	Vypne reproduktor
SW6	—
SW5	—
SW4	—
SW3	Zapne režim zrychlení
SW2	Zapne virtuální kazetový magnetofon (formát TAP)
SW1	Zapne virtuální kazetový magnetofon (formát TZX)
SW0	Zapne režim Pauza

2.3 Mikroprocesor

2.3.1 Procesorové jádro T80

K emulaci procesoru ZiLOG Z80 bylo použito již hotové softwarové jádro T80 ve verzi 0247 od Daniela Wallnera. Jádro je distribuováno pod svobodnou licencí BSD,

kteřá umožňuje jeho plné využití v této bakalářské práci a původní autor za dílo nenese jakoukoli zodpovědnost. [7]


Popis procesoru v jazyce VHDL umožňuje běh jádra v režimech Z80, Fast Z80, 8080 a GB. Použit byl režim emulace původního procesoru Z80 s nejvyšší synchronní úrovní T80se. Vstupy a výstupy procesoru byly zapojeny dle blokového schématu původního mikropočítače ZX Spectrum, některé ze signálů tedy zůstaly nevyužity a jsou trvale připojeny k log. 1 (vstupy), případně vůbec nejsou zapojeny (výstupy), viz kapitola 1.1.4 Další signály.

Popis jádra T80 se od původního procesoru ZiLOG Z80 liší v přístupu k datové sběrnici, kdy je místo jedné obousměrné sběrnice použita nezávislá vstupní a výstupní sběrnice. To respektuje i implementace do obvodu FPGA, viz blokové schéma upraveného mikropočítače na obr. 8. Další rozdíly jsou v dodatečném signálu CLKEN uvolňující hodinový signál (trvale připojen k log. 1), odlišném algoritmu generování hodinového signálu (viz kapitola 2.3.2 Generování hodinového signálu procesoru) a signálu maskovatelného připojení. Ten není generován ze signálu vertikální synchronizace vykreslování jako u původního mikropočítače, nýbrž přímo počítáním hodinového signálu procesoru. Každých 69888 hodinových cyklů je aktivní po dobu 32 cyklů.

2.3.2 Generování hodinového signálu procesoru

V původním mikropočítači ZX Spectrum generuje hodinový signál procesoru obvod ULA. Ta má v případě potřeby (souběžný přístup ULA a CPU do paměti RAM 16 KB) možnost hodinový signál zastavit. Tento konflikt byl v emulovaném mikropočítači ošetřen použitím rychlejších pamětí (viz kapitola 2.4.2: RAM 48 KB), u kterých lze při frekvenci procesoru přibližně 3,5 MHz požadavky dostatečně rychle obsloužit i při současném přístupu obou zařízení.

V modifikovaném mikropočítači pro obvod FPGA je hodinový signál generován děličkou z frekvence oscilátoru 50 MHz, viz blokové schéma na obr. 10. Tento signál je dělen 14, čímž je generován signál o frekvenci 3,57 MHz, což téměř přesně odpovídá původní hodnotě 3,5 MHz.




Obr. 10: Blokové schéma generátoru hodinového signálu procesoru T80

Hodinový signál je možné ovlivnit přepínači Pauza a Zrychlení, které jsou vyvedeny přímo na vývojovou desku (přepínače SW0 a SW3). Přepínač Pauza úplně zastaví generování hodinového signálu, čímž dojde k pozastavení celého procesoru. Využívá se toho při přenosu dat z PC do desky přes sériové RS-232 rozhraní a pro možnost dočasného pozastavení mikropočítače (například při hře, která nemá možnost pauzy).

Druhý přepínač ovládá tlačítko Zrychlení, které naopak hodinový signál urychlí snížením dělitele ze 14 na 6, čímž dojde ke zvýšení frekvence signálu z 3,57 na 8,33 MHz (přibližně 2,33×). Procesor je výhodné zrychlit zejména při načítání her z virtuálního magnetofonu, kdy se nahrávání zkrátí o několik minut. Další zvýšení frekvence procesoru již není možné z důvodu nedostatečné rychlosti paměti SRAM. Hodinový signál je rozveden do procesoru, generátoru maskovatelného přerušování a virtuálního magnetofonu.

2.3.3 Zápis na vstupní datovou sběrnici

Protože na vstupní datovou sběrnici procesoru může zapisovat několik funkčních bloků současně, je nutné výstup těchto bloků řídit. K tomuto účelu byl navržen multiplexor (viz obr. 11), který o zápisu na datovou sběrnici rozhoduje. Jeho vstupy jsou výstupy bloků RAM, ROM, klávesnice a magnetofonový bit.



Obr. 11: Multiplexor rozhodující o zápisu na vstupní datovou sběrnici

Multiplexor je kontrolován řídicími signály procesoru. Pokud byl z procesoru vyslán požadavek na čtení z některé z pamětí ROM/RAM a jsou aktivní signály \overline{MREQ} a \overline{RD} , přiřazují se na základě stavu nejvyšších dvou bitů adresové sběrnice na datovou sběrnici data

signálů Rom_out a Ram_out. Pokud je aktivní požadavek na čtení ze vstupních zařízení (aktivní signály /IORQ, /RD a A0), přiřazuje se na sběrnici signál Klavesnice_out a bit Magnetofonovy_bit. Jestliže není ani jeden z těchto požadavků splněn, jsou na sběrnici vystaveny log. 0. Celá pravdivostní tabulka je uvedena v tab. 8.

Tab. 8: Výstupní hodnoty multiplexoru zapisujícího na datovou vstupní sběrnici

/MREQ	/IORQ	/RD	A15	A14	A0	DIN7	DIN6	DIN5	DIN4	DIN3	DIN2	DIN1	DIN0
0	1	0	0	0	x	ROM_OUT							
0	1	0	0	1	x	RAM_OUT							
0	1	0	1	x	x	RAM_OUT							
1	0	0	x	x	0	0	MF_BIT	0	KLAVESNICE_OUT				
Ostatní kombinace						0	0	0	0	0	0	0	0

2.4 Paměti ROM a RAM

2.4.1 ROM 16 KB

V paměti ROM s kapacitou 16 kilobytů (131 072 bitů) je uložen základní software celého mikropočítače ZX Spectrum (vstupně výstupní funkce, interpret jazyka BASIC a kontrola výjimek). V upravené verzi mikropočítače pro obvod FPGA byl obsah původní paměti v hexadecimálním souboru .rom kvůli kompatibilitě s deskou Digilent převeden do souboru se syntaxí .coe, který je možné přímo implementovat do FPGA. Výsledný soubor byl nahrán do bloků paměti RAM, které jsou v obvodu FPGA. Použité FPGA Spartan-3 XC3S200 je vybaveno 12 paměťovými jednotkami s kapacitou 16 384 bitů pro data a 2048 paritních bitů. Celková kapacita blokových pamětí je tedy 196 608 bitů pro data a 24 576 paritních bitů. Původní paměť ROM se do blokové RAM vejde a zabírá přesně dvě třetiny její kapacity (8 z 12 dostupných bloků). [5]

Při práci s blokovými pamětmi v obvodu FPGA má programátor na výběr, zda bude paměť používat jako jednoportovou nebo dvouportovou. Dále je možnost volby datové sběrnice (1, 2, 4, 8, 16 nebo 32 bitů). V případě emulace původní ROM paměti stačí základní jednoportový přístup. Velikost slova byla zvolena na 8 bitů, protože procesor při čtení z paměti vždy čte celé byty.

Realizace paměti ROM proběhla v software Xilinx IP Core Generator, který je součástí vývojového prostředí Xilinx ISE Design Suite. Přes funkci Block Memory Generator v6.2 byla nadefinována jednoportová ROM paměť s šířkou slova 8 bitů a hloubkou 16384 (14 bitů). Paměti byl přiřazen obsah připraveného coe souboru s přesným obsahem původní paměti ROM 16 KB. Paměť je vždy zapnuta a v projektu ZX Spectrum adresována dolní částí adresové sběrnice (A13-A0). Její 8bitový výstup je připojen na multiplexor, který data

z ROM zapisuje na datovou sběrnici, jen pokud procesor nastaví příslušné řídicí signály (viz část 2.3.3 Zápis na vstupní datovou sběrnici).

2.4.2 RAM 48 KB

Bloky s přístupem do paměti a organizace dat v paměti

Operační paměť v mikropočítači ZX Spectrum 48K tvoří dva nezávislé bloky 16 a 32 KB. Do 16KB bloku přistupuje procesor i obvod ULA (čtení dat pro generování obrazu, kolize při současném přístupu je řešena zastavením hodinového signálu procesoru), do 32KB RAM pouze procesor.

V emulovaném mikropočítači na desce Spartan-3 je k ukládání dat použita statická paměť RAM od společnosti ISSI, čímž odpadá nutnost pravidelného obnovování adres jako u původního mikropočítače. Na vývojové desce jsou osazeny dva obvody SRAM IS61LV25616AL s přístupovou dobou 10 ns organizované do 256 tisíc adres po 16 bitech a kapacitou 512 KB. [6]


Na rozdíl od původního mikropočítače je celá paměť RAM implementována jen do jednoho paměťového modulu IS61LV25616AL, druhý modul zůstal odpojen. Přístup do paměti ze strany procesoru a logiky pro vykreslování obrazu přes VGA port (náhrada části funkce ULA) zůstal zachován. Dále přibýly požadavky na zápis ze sériového rozhraní RS-232 (ukládání obrazů kazet při přenosu z mikropočítače platformy x86) a čtení dat pro virtuální kazetový magnetofon. Všechny vstupní a výstupní signály s požadavky na práci s pamětí RAM jsou přivedeny do ovládací logiky paměti. Ta je řadí a následně postupně zasílá do kontrolního bloku, který řídí čtení i zápis ze samotného obvodu SRAM.

V paměti jsou pro potřeby emulovaného mikropočítače stejně jako u původního ZX Spectrum využity adresy 0x4000-0xFFFF, přičemž v každé buňce je využito jen spodních 8 bitů. Díky tomuto návrhu je možné paměť adresovat přímo hodnotami z adresové sběrnice procesoru bez nutnosti dekodování. Stejně tak jsou data pro generování obrazu uložena na původních adresách a zůstane tedy platná tab. 4.

Paměť SRAM je dále využívána zmiňovaným virtuálním magnetofonem a přidruženým sériovým rozhraním RS-232. Pro tyto bloky je vyhrazen 64KB datový prostor nad adresami 0xFFFF. I v tomto případě se pracuje s jednotlivými byty. Z každého adresního místa se proto podobně jako z emulátoru mikropočítače používá jen dolních 8bitů a kontrolní signál pro horní polovinu paměťového prostoru je trvale přiřazen v log. 1. Data přenášená přes rozhraní RS-232 se do tohoto prostoru zapisují, virtuální magnetofon je následně čte a přehrává přesně dle syntaxe původního kazetového magnetofonu (popsána v kapitole 1.3.6 Způsob uložení dat na magnetofonové pásce).

Ovladač paměti SRAM

Na obr. 12 je zobrazeno blokové schéma paměťového subsystému. To se skládá z bloku postupně řadícího požadavky všech částí emulovaného mikropočítače ZX Spectrum schopných komunikace s pamětí a samotného ovladače paměti, který jednotlivé požadavky vysílá do paměťového obvodu a dodržuje výrobcem stanovená časování. [6]



Obr. 12: Blokové schématu ovládače paměti RAM připojené k SRAM IS61LV25616AL

Samotný ovladač paměti je jednoduchý stavový automat řízený signály Pozadavek a Pozadavek_zapis. Pokud je aktivní signál Pozadavek bez Pozadavek_zapis, znamená to požadavek na čtení, blok načte adresu, provede na ni čtení a přečtená data vystaví jako signál Data_cteni. Pokud je kromě signálu Pozadavek aktivní i signál Pozadavek_zapis, zapíše blok do paměťového obvodu na adresu Adresa data načtená ze signálu Data_zapis. Dokončení operace čtení i zápisu a připravenost k přijetí dalšího požadavku dává blok najevo aktivací signálu Pripravena, přičemž celá operace čtení i zápisu paměti zabere tři hodinové cykly na frekvenci 50 MHz (celkem tedy 60 ns). Při čtvrtém hodinovém cyklu už blok může vykonávat další požadavek.

Logika řazení požadavků při přístupu do RAM

Při přístupu do paměti má nejvyšší prioritu logika vykreslování obrazu. Ta při vykreslování vyžaduje přístup do paměti každých 8-12 hodinových cyklů (viz kapitola 2.5.1 Vykreslování obrazu), přičemž data z paměti pouze čte a nemá možnost zápisu. Blok vykreslování posílá do paměti signál Adresa_vga a oznámení o požadavku

Pozadavek_vga2sram. Tyto signály jsou v logice řazení požadavků zaznamenány. Pokud paměť zrovna obsluhuje jiný blok, vyřídí jej po dokončení této operace, nejpozději po třech hodinových cyklech. Data jsou tedy vždy odeslána nejpozději šest cyklů od přijetí požadavku. Data načtená z paměti jsou vystavena na sběrnici Vga_data a po dobu jednoho hodinového cyklu je aktivován signál Vyřizeno_vga2sram.

Procesorové jádro T80 může z paměti číst i do ní zapisovat. Do paměťového řadiče jsou za tímto účelem z procesoru přivedeny signály kontrolní sběrnice /MREQ, /RD, /WR, celá adresová sběrnice a výstupní datová sběrnice. Vyveden je naopak signál Ram_out, který je připojen k multiplexoru rozhodujícím o zápisu na vstupní datovou sběrnici. Požadavek na přístup do paměti oznamuje procesor aktivací signálu /MREQ. Pokud je současně aktivní i signál /RD, jde o požadavek na čtení. Po dokončení případného čtení dat pro vykreslování nebo magnetofon je přečten byte na adrese Adresa_cpu a data jsou vystavena na sběrnici Ram_out. Zde jsou následně vystavena na vstupní datovou sběrnici procesoru (viz kapitola 2.3.3 Zápis na vstupní datovou sběrnici). Pokud je společně se signálem /MREQ aktivní signál /WR, procesor požaduje zápis do paměti a na adresu Adresa_cpu je zapsán byte z výstupní datové sběrnice procesoru.

Jeden hodinový takt procesoru T80 trvá čtrnáct hodinových cyklů bloku paměti a během této doby musí být případný požadavek procesoru vyřízen. Společně s procesorem mohou být aktivní jen bloky vykreslování a magnetofon (běží na stejné frekvenci jako procesor), zápis dat z rozhraní RS-232 probíhá ve speciálním režimu pauzy. Vykreslování vysílá požadavek každých 8-12 hodinových cyklů paměti, nemůže tedy nastat situace, kdy by požadavek procesoru během 14 hodinových cyklů nebyl vyřízen. Zapnutý virtuální magnetofon vysílá požadavek o data nejdříve každých 3,8 ms (191 520 taktů, signály Adresa_magnetofon, Pozadavek_mf2sram), přičemž jeho požadavky jsou nastaveny tak, aby byly vyřizovány výhradně při nečinnosti bloku vykreslování (při generování horizontálního synchronizačního pulzu, kontrolováno pozicí Pixel_x). Ani tady proto nemůže dojít ke konfliktu a nevyřízení některého z požadavků procesoru nebo magnetofonu.

Procesor i magnetofon mohou pracovat v režimu Zrychlení, kdy je jejich jeden hodinový takt zkrácen ze 14 na 6 hodinových cyklů. Vyřízení požadavku na čtení nebo zápis do paměti trvá tři hodinové cykly, současně je tedy možné vyřizovat požadavky zrychleného procesoru a vykreslování i zrychleného procesoru a zrychleného magnetofonu (magnetofon a vykreslování nemohou zasílat požadavky současně, viz výše).

Přenos dat po sériovém rozhraní RS-232 a jejich zápis do paměti probíhá ve speciálním režimu Pauza, kdy je pozastaven hodinový takt procesoru, čímž jsou odstaveny požadavky na přístup do paměti procesoru a magnetofonu. Aktivní zůstává jen blok vykreslování, který z paměti načítá data každých 12 hodinových cyklů. Rozhraní RS-232 běží rychlostí

115 200 baudů a požadavek na zápis do paměti vysílá přibližně každých 70 μ s. Požadavky na zápis i čtení RS-232 rozhraní a vykreslování jsou proto i při současném vyslání obou požadavků vždy vyřízeny. Pozice zápisu dat z RS-232 je určena adresovým čítačem v logice řazení požadavků, který se po každém provedeném zápisu inkrementuje.

2.5 Vstupní a výstupní zařízení


Obsluhu vstupních a výstupních zařízení obsluhoval v mikropočítači ZX Spectrum zákaznický obvod ULA. Při implementaci mikropočítače do obvodu FPGA byl integrovaný obvod ULA rozdělen do jednotlivých funkčních bloků (všechny jeho funkce byly vysvětleny v teoretické části práce). Tyto funkční bloky následně byly implementovány samostatně, čímž došlo k úplnému odstranění původního obvodu ULA z návrhu.

2.5.1 Vykreslování obrazu

Výběr rozlišení

Jako náhrada původního obrazového výstupu (převod digitálního obrazu na analogový signál a následný přenos koaxiálním kabelem do TV) je použito VGA rozhraní. Jeho výstupem z vývojové desky Digilent Spartan-3 je 15pinový konektor DE-15, který lze připojit k naprosté většině moderních LCD panelů. [4]


Společně se změnou rozhraní došlo také ke změně rozlišení, původní 256×192 pixelů totiž není moderními monitory podporováno. Místo něj je obraz generován v rozlišení 800×600 pixelů s obnovovací frekvencí 72 Hz, přičemž původní body jsou roztaženy na plochu 3×3 pixelů. Rozlišení 800×600 je pro potřeby emulovaného mikropočítače ZX Spectrum nejvhodnější. Má stejný poměr stran jako původní rozlišení 256×192 px a při roztažení původních pixelů na plochu 3×3 zůstanou na okrajích monitoru úzké proužky pro vykreslení rámečku. Nahoře a dole je rámeček široký 12 pixelů, po stranách má 16 pixelů (rozložení je znázorněno na obr. 13). Při použití nižšího rozlišení 640×480 bodů by bylo možné roztahovat pixely maximálně na plochu 2×2 a rámeček by tudíž byl velmi široký (až 64 pixelů), u rozlišení 1024×768 px a roztažení bodů na plochu 4×4 by zase žádný prostor pro rámeček nezbyl. Uvažovat vyšší rozlišení nemá smysl, původní pixely by musely být ještě více roztaženy, což by nemělo žádný praktický přínos. Zvolené rozlišení 800×600 px s obnovovací frekvencí 72 Hz je výhodné ještě z jednoho důvodu. Je generováno z hodinového signálu 50 MHz, což přesně odpovídá frekvenci oscilátoru na vývojové desce Spartan-3.



Obr. 13: Rozložení obrazu emulovaného mikropočítače na monitoru s rozlišením 800 × 600 px

Propojení obvodu vykreslování s mikropočítačem

Blokové schéma na obr. 14 ukazuje způsob realizace části pro vykreslování obrazu. Nejprve jsou v bloku synchronizace obrazu z hodinového signálu 50 MHz vygenerovány řádkové a sloupcové synchronizační signály. Ty jsou vyvedeny přímo na příslušné piny konektoru DE-15. Společně s nimi jsou ještě generovány signály Pixel_x a Pixel_y nesoucí informaci o poloze pomyslného kreslicího paprsku a signál Video_en. Jeho aktivní úroveň značí polohu paprsku v oblasti viditelné na monitoru. Všechny tři signály jsou přivedeny do bloku s logikou vykreslování, v němž se generuje RGB informace o barvě bodu, která je opět vyvedena na konektor DE-15.



Obr. 14: Blokového schéma logiky pro vykreslování obrazu

Obraz mikropočítače ZX Spectrum je vykreslován po znacích, přičemž každý znak reprezentuje osm datových bytů a jeden byte atributu (přesný popis viz kapitola 1.3.3 Obrazový výstup). Při generování obrazu emulovaného mikropočítače je proto nutné pro vykreslení jednoho řádku roztaženého znaku (tzn. každých 24 bodů) načíst datový byte s informací o popředí a pozadí plus příslušný byte atributu s informací o barvách.

Způsob načítání dat pro vykreslování

Načítání dat pro vykreslování znaku probíhá vždy během vykreslování předchozího znaku na řádku a řídí se aktuální hodnotou počítadla znaku a čítače v ose x (vysvětleno dále v textu). Pokud je vykreslován první bod ve znaku (pozice 0 z 23), je vyslán požadavek na přečtení datového bytu následujícího znaku a načtená data se uloží do registru. Při vykreslování prostředního bodu znaku (pozice 12 z 23) je vyslán požadavek na přečtení atributu a data se opět uloží do registru. Jakmile se pomyslný kurzor přesune k vykreslování dalšího znaku, data se z těchto registrů přesunou do registrů používaných při vykreslování, čímž se uvolní místo k načtení dat pro vykreslování následujícího znaku. Výjimkou v logice načítání je vykreslování posledního znaku na řádku, kdy se data nenačítají a levý okraj řádku (levý rámeček o šířce 16 pixelů). V oblasti levého okraje se na pozicích Pixel_x 1 a 8 načítají data a atribut pro vykreslování prvního znaku na řádku. Logika samotného načítání dat z paměti je popsána v kapitole 2.4.2 RAM 48 KB.

Algoritmus vykreslování

Logika vykreslování je v emulovaném mikropočítači ZX Spectrum vyřešena pomocí čítačů. Základními čítači jsou počítadlo v ose x a znakové počítadlo. Počítadlo v ose x

se inkrementuje při vykreslení každého bodu a čítá do tří. Jakmile je dosaženo této hodnoty, nuluje se, inkrementuje znakové počítadlo a současně se rotuje datový byte. Tím je dosaženo trojnásobného roztažení původních pixelů na šířku. Pokud současně s naplněním počítadla v ose x dojde i k napočítání osmi ve znakovém počítadle, znamená to vykreslení celého znaku (24 bodů), z registrů se načtou připravená data k vykreslování dalšího znaku a inkrementuje se počítadlo sloupců. Pokud to dosáhne hodnoty 32, byl vykreslen celý řádek dat a dojde ke zvýšení počítadla v ose y. To počítá do tří a zajišťuje trojnásobné roztažení obrazu v ose y. Při jeho naplnění se inkrementuje počítadlo linek ve znaku. Po dosažení hodnoty osm dojde k inkrementaci počítadla řádků, a pokud to napočítá do osmi, inkrementuje se počítadlo třetin obrazu. Z těchto počítadel se následně skládá adresa do paměti RAM pro čtení dat i atributů (viz tab. 4 v kapitole 1.3.3 Obrazový výstup).


Při vykreslování dat nestačí jen kontrolovat, zda vykreslovaný bod patří do popředí či pozadí ve znaku a barvu obou ploch, nutné je brát v úvahu také bit Flash v atributu. Pokud je tento bit v jedničce, musí v celém znaku docházet k pravidelnému střídání popředí/pozadí každých 640 ms. K tomu je v logice vykreslování mikropočítadlo, které čítá celé vykreslené snímky a každých 46 snímků (639 ms) invertuje pomocný signál. Pokud je tento signál v jedničce a současně má hodnotu jedna i bit Flash v atributu, dojde při vykreslení daného znaku k prohození popředí a pozadí. Druhý speciální bit Bright je ignorován a do registrů se vůbec neukládá.

Vykreslování rámečku o šířce 16 pixelů vlevo a vpravo a 12 pixelů nahoře a dole je řešeno registrem s uloženou informací o barvě, který informaci aktualizuje vždy při vystavení signálů /IORQ a /WR procesorem T80 (viz tab. 2 v kapitole 1.3.2 Způsob obsluhy periférií).

2.5.2 Klávesnice PS/2

Emulace maticové klávesnice

Zatímco původní mikropočítač ZX Spectrum používal maticovou klávesnici formátu 8 sloupců × 5 řádků, klávesnicové rozhraní PS/2 použité na vývojové desce Spartan-3 posílá informace o stisknutých klávesách sériově. Z tohoto důvodu bylo nutné navrhnout ovládací blok klávesnice tak, aby dokázal sériovou komunikaci převést na paralelní. Blokové schéma emulátoru klávesnice je na obr. 15.



Obr. 15: Blokové schéma emulátoru maticové klávesnice

Hodinový signál a datový bit z PS/2 konektoru jsou připojeny k PS/2 bloku. Ten data zpracovává a z celého datového toku vyfiltruje vždy jen užitečných osm bitů s kódem stisknuté klávesy. Tento kód je následně odeslán do bloku zapisujícího stisknuté klávesy do paměti.

Při zápisu stisknutých kláves se nejdříve vyhodnocuje obdržení kód klávesy. Na jeho základě se vyšle požadavek do paměti vytvořené v obvodu FPGA ke čtení příslušného sloupce (rozložení původní klávesnice viz obr. 4 v kapitole 1.3.4. Klávesnice). Jakmile blok zápisu kláves obdrží data načtená z paměti, zapíše do sloupce změnu právě stisknuté klávesy a aktualizovaná data uloží zpět do paměti. Proces načítání předchozích dat z paměti je nezbytný, díky němu je totiž možné emulovat několik stisknutých kláves současně. Používá se toho především při psaní velkých písmen a speciálních symbolů.

Opětovné uvolnění klávesy je PS/2 klávesnicí oznámeno zasláním kódu 0xF0 následovaného kódem uvolnění klávesy. Je-li tedy při detekci kláves zaznamenán kód 0xF0, mění se bit zápisu z log. 1 na log. 0. Po obdržení kódu klávesy je vykonán algoritmus zápisu stisknuté klávesy a po jeho dokončení je bit zápisu nastaven zpět do log. 1.


Vlastní emulaci původní maticové klávesnice zajišťuje poslední blok, ke kterému je připojena horní polovina adresové sběrnice procesorového jádra T80. Pokud se na adresové sběrnici objeví kombinace oznamující čtení klávesnice (viz kapitola 1.3.4 Klávesnice), je načten příslušný řádek z paměti a data jsou vystavena na sběrnici Klavesnice_out. Ta je připojena k multiplexoru rozhodujícím o zápisu na vstupní datovou sběrnici (viz kapitola 2.3.3 Zápis na vstupní datovou sběrnici).

Paměť v bloku ovládajícím klávesnici je organizována jako pole vektorů vytvořené přímo v obvodu FPGA (vytvořena z hradel bez využití block RAM). Podobně jako původní klávesnice je paměť organizována jako matice 8×5 se stejným rozložením kláves. Paměť je nastavena na dvouportový přístup. Přes port A se čtou a zapisují změny stisknutých kláves, port B slouží jen ke čtení a čtou se přes něj data k emulaci původní maticové klávesnice.

Rozložení kláves na PS/2 klávesnici

Původní mikropočítač ZX Spectrum 48K měl 40 kláves — 26 písmen anglické klávesnice, mezerník, 10 čísel a trojici funkčních kláves Caps Shift, Symbol Shift a Enter. Všechny ostatní klávesy jako speciální znaky, šipky, mazání a další se vyvolávaly stiskem několika kláves současně.

Plnohodnotné PS/2 klávesnice mají okolo sta kláves. Kromě všech písmen anglické klávesnice a čísel tedy nabízí možnost psát přímo (tj. bez použití klávesových zkratk) většinu znaků i funkčních kláves. Funkční klávesy se navíc svými názvy liší od funkčních kláves mikropočítače ZX Spectrum.



Obr. 16: Rozložení kláves mikropočítače ZX Spectrum na PS/2 klávesnici

Obr. 16 ukazuje namapování klávesnice mikropočítače ZX Spectrum na klávesnici rozhraní PS/2. Písmena anglické klávesnice a čísla jsou u obou klávesnic společné a jsou tedy vzájemně přiřazeny (u čísel je využita sada nad písmeny i samostatný numerický blok). U speciálních znaků jsou vzájemně přiřazeny klávesy mezerník, Enter. Klávesa Caps Shift mikropočítače ZX Spectrum používaná k psaní velkých písmen a některých speciálních znaků je přiřazena na levý i pravý Shift, funkční klávesa Symbol Shift používaná především pro psaní symbolů na obě klávesy Ctrl (píší se pomocí ní červené znaky). Aby bylo používání emulovaného mikropočítače co nejkomfortnější, jsou na PS/2 klávesnici přiřazeny šipky, klávesa Backspace a některé další znaky (čárka, tečka, plus, mínus atd.). Tyto znaky se emulují současným stiskem více kláves na původní maticové klávesnici.

2.5.3 Emulace kazetového magnetofonu

Původní mikropočítač ZX Spectrum používal jako trvalé úložiště dat kazetový magnetofon, viz kapitola 1.3.5 Kazetový magnetofon a zvukový výstup. V dnešní době se již tento způsob ukládání dat nepoužívá, magnetofon proto byl nahrazen sériovým rozhraním RS-232, pomocí kterého se do vývojové desky Spartan-3 přenáší obrazy původních kazet ve formátu TZX a TAP. Obrazy kazet jsou následně v obvodu FPGA analyzovány a přehrávány virtuálním kazetovým magnetofonem.

Obrazy kazet formátu TAP a TZX

Emulátor kazetového magnetofonu je kompatibilní s dvěma typy obrazů kazet — TAP a TZX. Jednodušší syntaxi má formát kazet TAP, který se skládá z různě dlouhých datových bloků. První dva byty v souboru vždy značí délku prvního datového bloku. Od třetího bytu pak následuje samotný datový blok příslušné délky. Okamžitě za jeho koncem je v souboru další dvoubytová informace o délce datového bloku a tímto způsobem je v celém souboru zapsán příslušný počet datových bloků.


Soubory obrazů kazet formátu TZX jsou rozděleny do bloků různých typů a mohou obsahovat i jiné informace než jen samotná data. Prvních sedm bytů souboru vždy obsahuje slovo „ZXTape!“. Následuje byte 0x07 s kódem 0x1A a dva byty s informací o revizi souboru TZX. Na pozici 0x0A se pak nachází identifikační číslo (ID) prvního bloku.

Obrazy formátu TZX používají několik desítek typů bloků. Základním datovým blokem je blok ID 10, který je svou syntaxí podobný obrazům formátu TAP. Byty 0x00 a 0x01 neobsahují žádné informace, dva byty 0x02 a 0x03 obsahují informaci o délce datového bloku a od bytu 0x04 následuje příslušně dlouhý datový blok. Po jeho skončení soubor obsahuje identifikátor (ID) dalšího bloku. Kromě základního datového bloku může soubor obsahovat speciální datové bloky vyžadující jiný než základní režim vysílání (ID 1x), různé požadavky na vysílání (ID 2x) a různé typy komentářů (ID 3x). Upravené způsoby vysílání dat se však používaly jen u vyšších verzí mikropočítače ZX Spectrum, základní verze 48K je vůbec nepodporuje.

Přenos obrazů kazet z PC přes sériové rozhraní RS-232

Obrazy magnetofonových kazet se do vývojové desky přenáší z mikropočítače přes sériové rozhraní RS-232 jako datové soubory bez jakékoliv předchozí analýzy. Při přenosu tedy nezáleží na tom, zda jde o obraz formátu TZX nebo TAP. Na obr. 17 je znázorněno blokové schéma ovladače. Ovladač rozhraní RS-232 v obvodu FPGA je navržen pro rychlost přenosu 115 200 baudů, 8 data bitů, 1 stop bit a žádná parita. Z konektoru RS-232 jsou do ovladače přivedeny datové signály RX pro příjem dat a TX pro vysílání dat.

Signál TX je trvale připojen do logické jedničky (stav nečinnosti), ovladač je navržen jen pro jednostranný přenos dat z mikropočítače do vývojové desky.




Obr. 17: Blokové schéma ovladače sériového rozhraní RS-232

Příjem dat z RS-232 rozhraní je vyřešen pomocí stavového automatu. Ve stavu nečinnosti je linka v logické jedničce a ovladač čeká na přepnutí linky do nuly. Jakmile k tomu dojde, znamená to začátek přenosu start bitu a je spuštěn čítač vzorkovacího impulzu pracující na šestnáctinásobku přenosové rychlosti. Jakmile je napočítáno sedm, je přenos v polovině startovacího bitu, čítač se nuluje a stavový automat přechází do stavu pro přenos dat. V něm čítač vždy mikropočítá do patnácti, kdy je přenos v polovině datového bitu. V tomto momentu se zaznamená hodnota přenášeného bitu. Tímto způsobem dojde k zaznamenání všech osmi bitů. Jakmile je přenášen stop bit daného bytu, načtená data jsou vystavena na sběrnici Data_RS232 a současně je vyslán požadavek k uložení dat do ovladače paměti SRAM, kde se nachází i adresový čítač pro ukládání dat z rozhraní RS-232 (viz kapitola 2.4.2 RAM 48K).

Virtuální kazetový magnetofon

Obrazy kazet načtené do vývojové desky přes rozhraní RS-232 a uložené v paměti SRAM je možné přehrávat pomocí virtuálního kazetového magnetofonu. Ten z paměti postupně načítá obrazy kazet a přes signál Magnetofonovy_bit je dle původní syntaxe posílá do emulovaného mikropočítače ZX Spectrum. Blokové schéma návrhu je na obr. 18.



Obr. 18: Blokové schéma virtuálního kazetového magnetofonu


Virtuální magnetofon je v základním stavu vypnutý a zapíná se přepínačem. Pro přehrání obrazu formátu TZX je nutné přepnout SW1, pro obraz formátu TAP SW2. Jakmile je sepnuto přehrávání obrazu formátu TAP, magnetofon na jednu sekundu nastaví

magnetofonový bit do nečinnosti (log. 1), načte z paměti délku datového bloku, vyšle synchronizační signál (jeho délka se řídí hodnotou bitu B7 ve vlajkovém bytu) a poté začne přenos samotných dat. Po dokončení přenosu daného bloku je linka opět nastavena na jednu sekundu do nečinnosti a posléze je vysílán synchronizační signál a další blok dat. Tento postup se opakuje, dokud není přehrán celý soubor přesně dle původní syntaxe (viz kapitola 1.3.6 Způsob uložení dat na magnetofonové pásce).

Přehrávání obrazů formátu TZX je podobné obrazům TAP, uložená data však musí procházet složitější analýzou. Začátek souboru s úvodními informacemi o revizi souboru atd. je přeskočen a čtení začíná na pozici 0x0A, kde se nachází identifikátor (ID) prvního bloku. Pokud jde o blok s identifikátorem 10 nebo 11, jde o datový blok, virtuální magnetofon načte jeho délku a poté vysílá synchronizační impuls a následně i samotná data. Délky vysílání jsou vždy stejné shodné se syntaxí popsanou v kapitole 1.3.6: Způsob uložení dat na magnetofonové pásce. Případné informace o jiných délkách vysílání v bloku s identifikátorem 11 jsou přeskočeny, upravené délky jsou podporovány až ve vyšších verzích mikropočítače ZX Spectrum. Stejně tak magnetofon přeskakuje veškeré komentáře uložené v blocích s identifikátorem 3x, u kterých vždy načte jen délku bloku a následně se přesune na adresu s identifikátorem následujícího bloku.

2.5.4 Výstup na reproduktor


Jednobitový výstup reproduktoru zapisuje procesor na výstupní datovou sběrnici při zápisu do periférií (viz tab. 2 v kapitole 1.3.2 Způsob obsluhy periférií). Ovladač reproduktoru kontroluje stav řídících signálů procesoru \overline{WR} a \overline{IORQ} a pokud jsou oba v log. 0, načte hodnotu bitu B4 výstupní adresové sběrnice a přiřadí ji do registru. Registr má v sobě uloženou poslední přiřazenou hodnotu a je připojen na výstupní signály Reprodukter a Jack. Ty jsou vyvedeny na rozšiřující desku (viz následující odstavec). Signál Reprodukter je možné pomocí signálu Vypnout (vyveden na přepínač SW7 na vývojové desce) trvale připojit do log. 0, čímž dojde k jeho vypnutí. Blokové schéma ovladače je zobrazeno na obr. 19.



Obr. 19: Blokové schéma ovladače zvuku

Protože použitá vývojová deska Spartan-3 není vybavena vlastním zvukovým výstupem, bylo při realizaci nutné navrhnout vlastní modul do rozšiřujícího slotu. Použit byl 40pinový


konektor B1 na pravém okraji vývojové desky, do kterého byla vyrobena malá rozšiřující deska osazena piezoelektrickým reproduktorem s vestavěným budičem a samicí 3,5mm konektoru audio jack (pro možnost připojení reproduktorů nebo sluchátek). Reprodaktor je v případě potřeby možné vypnout přepnutím přepínače SW7 (signál Vypnout), na 3,5mm jack je zvukový výstup trvale připojen a hlasitost se mění ovládáním sluchátek nebo reproduktorů. Schéma zapojení desky je na obr. 20.



Obr. 20: Schéma zapojení desky do konektoru B1 s reproduktorem a 3,5mm audio jack

2.5.5 Sedmisegmentový displej

Protože emulovaný mikropočítač ZX Spectrum může pracovat ve více režimech (viz kapitola 2.2.2 Režimy modifikovaného mikropočítače) a vývojová deska Spartan-3 je současně osazena čtyřmístným sedmisegmentovým displejem, je displej použit k zobrazení aktivního režimu počítače. Ve standardním režimu je na displeji zobrazen nápis SPEC. Jakmile je přepnutím přepínače SW0 zapnut režim Pauza (počítač je pozastaven a systém je připraven k přenosu obrazů kazet po sériovém rozhraní), zobrazí se na displeji nápis PC. Spuštění virtuálního kazetového magnetofonu přepínači SW1 a SW2 (režim Nahrávání) je indikováno nápisem LOAD a režim Zrychlení (zrychlení hodinového signálu procesoru a magnetofonu z 3,5 na 8,3 MHz) značí nápis FAST. Na obr. 21 je blokové schéma ovladače displeje.



Obr. 21: Blokové schéma ovladače sedmisegmentového displeje

Ovládání sedmisegmentového displeje je řešeno multiplexorem střídavě přepínajícím anody jednotlivých znaků na frekvenci 1 KHz. Na základě aktivní anody a kombinace přepínačů se pak zobrazují jednotlivé znaky.

2.6 Shrnutí praktické realizace

Správnost navržené implementace mikropočítače ZX Spectrum do obvodu FPGA byla ověřena praktickou realizací. V rámci ní byl v jazyce VHDL sepsán popis celého mikropočítače a výsledný kód byl implementován do vývojové desky Spartan-3. Emulovaný mikropočítač je po připojení potřebných periférií funkční a schopný spustit programy pro původní mikropočítač Sinclair ZX Spectrum 48K uložené ve formátu obrazu magnetofonových kazet TAP a TZX. Některé aplikace však nejsou stabilní a počítač „zamrzne“, nebo se restartuje. To je dané chybami v použitém procesorovém jádře T80, které chybně vykonává některé instrukce.

Ve srovnání s původním mikropočítačem ZX Spectrum nabízí emulovaná verze výrazně vyšší uživatelský komfort. Načítání a běh programů je možné výrazně urychlit zrychlením hodinového signálu procesoru a virtuálního magnetofonu z 3,5 na 8,3 MHz. Kromě piezoelektrického reproduktoru je jako zvukový výstup osazen 3,5mm konektor audio jack pro možnost připojení reproduktorů. PS/2 klávesnice díky emulaci stisknutí více kláves současně umožňuje přímé psaní nejčastěji používaných speciálních znaků a symbolů (např. šipky, mazání textu, čárka, tečka).

Výsledný VHDL popis zabírá větší část použitého obvodu FPGA Xilinx XC3S200. Z celkově dostupných 1920 programovatelných logických bloků (tzv. slices) jich mikropočítač zabírá 1843 (95 %). Vstupně výstupních obvodů (IOBs) popis zabírá 72 z 173 (41 %) a využito je dále 8 z 12 (66 %) blokových pamětí RAM s kapacitou 18 Kb. Maximální možná frekvence mikropočítače je dle analýzy vývojového prostředí Xilinx ISE Design Suite přibližně 54 MHz.

Využita jsou téměř všechna dostupná rozhraní na vývojové desce Spartan-3. Při návrhu implementace byl využit jeden ze dvou obvodů statické paměti SRAM s kapacitou 512 KB (obvod ISSI IS61LV25616AL), VGA výstup, sériové rozhraní RS-232, rozšiřující konektor B1, sedmisegmentový displej, přepínače, tlačítka a LED diody.

V příloze práce je uveden manuál k použití mikropočítače. Dále je k bakalářské práci přiloženo DVD s elektronickou verzí práce, kompletními zdrojovými kódy, programem Hyperterminal pro přenos obrazů kazet po sériovém rozhraní RS-232 z počítače s operačním systémem Windows a obrazy kazet s uvolněnými a odzkoušenými hrami.

3 Závěr

V teoretické části práce je na základě blokového schématu rozebrána kompletní architektura osmibitového mikropočítače Sinclair ZX Spectrum 48K. V jednotlivých kapitolách jsou popsány všechny funkční celky mikropočítače včetně způsobu toku dat po jednotlivých sběrnicích. Tyto poznatky jsou potřebné k návrhu implementace mikropočítače do obvodu FPGA.

Praktická část práce se zabývá úpravou architektury mikropočítače ZX Spectrum pro obvod FPGA na vývojové desce Spartan-3 od společnosti Digilent. Cílem byla modifikace architektury tak, aby v co nejvyšší míře zůstaly zachovány původní parametry celého mikropočítače a současně bylo možné využít vstupní a výstupní rozhraní, které deska nabízí. Jde například o záměnu maticové klávesnice za klávesnici připojenou ke konektoru PS/2, výměnu koaxiálního TV výstupu za novější VGA výstup realizovaný konektorem DE-15, emulaci kazetového magnetofonu přes sériové rozhraní RS-232, návrh vlastní rozšiřující desky se zvukovými výstupy a podobně. V této části práce jsou navrženy upravené funkční bloky zajišťující jednotlivé emulace a stručně vysvětlen způsob jejich práce. Způsob emulace je navržen pro všechny části původního mikropočítače. Navrženo bylo také několik vylepšení mikropočítače zlepšující uživatelský komfort (možnost zvýšení rychlosti procesoru, rozšířená funkčnost klávesnice, funkce pauzy, možnost připojení reproduktorů atd.). Správnost navržených funkčních bloků následně byla ověřena sepsáním popisu mikropočítače v jazyce VHDL a implementací do vývojové desky Spartan-3.

Emulovaný mikropočítač je plně funkční a přes virtuální kazetový magnetofon schopný spouštět aplikace pro původní mikropočítač Sinclair ZX Spectrum 48K. Některé aplikace však nemusí být stabilní, použité procesorové jádro T80 vykonává některé instrukce chybně. Stručný manuál k použití emulovaného mikropočítače je uveden v příloze.

Seznam použitých zdrojů

- [1] Sinclair Research Ltd. *World of Spectrum* [online]. London : 1984 [cit. 2011-12-06]. Servicing Manual for ZX Spectrum. Dostupné z WWW: <ftp://ftp.worldofspectrum.org/pub/sinclair/technical-docs/ZXSpectrum48K_ServiceManual.pdf>.
- [2] SMITH, Chris. *The ZX Spectrum ULA : How to Design a Microcomputer*. First Edition. Dinas Powys : ZX Design and Media, 2010. 300 s. ISBN 978-0-9565071-0-5.
- [3] ZiLOG. *Home of the Z80 CPU : Datasheets* [online]. San Jose : 2004, last revision December 2004 [cit. 2011-12-06]. Z80 Family CPU User Manual. Dostupné z WWW: <http://www.z80.info/zip/z80cpu_um.pdf>.
- [4] Xilinx. *Xilinx : Product Support & Documentation* [online]. V1.2. April 26, 2004, June 20, 2008 [cit. 2011-12-06]. Spartan-3 FPGA Starter Kit Board User Guide. Dostupné z WWW: <http://www.xilinx.com/support/documentation/boards_and_kits/ug130.pdf>.
- [5] Xilinx. *Xilinx : Product Support & Documentation* [online]. V2.5. March 3, 2003, December 4, 2009 [cit. 2011-12-06]. Spartan-3 FPGA Family Data Sheet. Dostupné z WWW: <http://www.xilinx.com/support/documentation/data_sheets/ds099.pdf>.
- [6] ISSI. *ISSI* [online]. Rev. F. June 2003, February 2006 [cit. 2011-12-07]. IS61LV25616AL Data Sheet. Dostupné z WWW: <<http://www.issi.com/pdf/61LV25616AL.pdf>>.
- [7] WALLNER, Daniel. *Open Cores* [online]. Apr 21, 2002, Feb 6, 2011 [cit. 2011-12-07]. T80 CPU. Dostupné z WWW: <<http://opencores.org/project,t80>>.

Seznam příloh


A	NÁVOD K POUŽITÍ EMULÁTORU POČÍTAČE ZX SPECTRUM 48K	39
A.1	KOMPATIBILNÍ HARDWARE	39
A.2	FUNKCE TLAČÍTEK A PŘEPÍNAČŮ	39
A.3	REŽIMY MIKROPOČÍTAČE	40
A.4	START POČÍTAČE	40
A.5	ZADÁVÁNÍ PŘÍKAZŮ A ROZLOŽENÍ KLÁVESNICE	41
A.6	SPOUŠTĚNÍ APLIKACÍ TŘETÍCH STRAN	42
A.7	KOMPATIBILNÍ OBRAZY KAZET A VIRTUÁLNÍ KAZETOVÝ MAGNETOFON	43
A.8	DALŠÍ FUNKCE POČÍTAČE ZX SPECTRUM	43

A Návod k použití emulátoru počítače ZX Spectrum 48K

A.1 Kompatibilní hardware

Emulátor počítače ZX Spectrum je navržen pro vývojovou desku Spartan-3 od společnosti Digilent s obvodem FPGA Xilinx XC3S200. K provozu počítače je dále nutná PS/2 klávesnice pracující s napětím 3,3 nebo 5,0 V a monitor kompatibilní se vstupem konektoru DE-15 (známý spíše jako VGA rozhraní) schopný zobrazit rozlišení 800×600 px s obnovovací frekvencí 72 Hz. Pro možnost používání aplikací třetích stran je třeba zařízení schopné do vývojové desky přenést obrazy magnetofonových kazet přes rozhraní RS-232 rychlostí 115 200 baudů (například pomocí PC s operačním systémem Windows). Vlastní aplikace lze programovat i bez použití sériového rozhraní. Pro využití zvukového výstupu je potřebné připojit speciálně vytvořený rozšiřující modul do konektoru B1. Počítač je funkční i bez něj.

A.2 Funkce tlačítek a přepínačů



Obr. 1: Náhled na vývojovou desku Spartan-3 z horní strany

Samotný mikropočítač ZX Spectrum 48K se ovládá pomocí klávesnice. K přepínání funkčních režimů, resetu a vypnutí reproduktoru jsou však potřeba tlačítka a přepínače na vývojové desce. Rozložení všech prvků na vývojové desce je zobrazeno na obr. 1, rozpis všech tlačítek, přepínačů a jejich funkcí je uveden v tab. 1.

Tab. 1: Přiřazené funkce tlačítek a přepínačů

Tlačítko, spínač	Funkce
BTN3	—
BTN2	—
BTN1	Reset virtuálního kazetového magnetofonu a rozhraní RS-232
BTN0	Reset mikropočítače ZX Spectrum
SW7	Vypne reproduktor
SW6	—
SW5	—
SW4	—
SW3	Zapne režim zrychlení
SW2	Zapne virtuální kazetový magnetofon (formát TAP)
SW1	Zapne virtuální kazetový magnetofon (formát TZX)
SW0	Zapne režim Pauza

A.3 Režimy mikropočítače

Mikropočítač podporuje čtyři funkční režimy, které se mění přepínači (viz kapitola A.2 Funkce tlačítek a přepínačů). Pokud není žádný z přepínačů zapnutý, běží mikropočítač ve Standardním režimu, a co nejvěrněji emuluje původní ZX Spectrum 48K. V režimu Pauza je mikropočítač zastaven, aktivní zůstane jen vykreslování obrazu a deska Spartan-3 je připravena k přenosu obrazů kazet po sériovém rozhraní RS-232. Třetím režimem je zapnutí virtuálního magnetofonu a čtvrtým režimem je Zrychlení, kdy je hodinový signál procesoru a virtuálního magnetofonu zrychlen z 3,57 na 8,33 MHz (umožňuje především rychlejší načítání aplikací). Režimy jsou přehledně vypsány v tab. 2.


Tab. 2: Režimy emulovaného mikropočítače ZX Spectrum

Režim	Přepínač	Poznámky
Standardní	—	Emulátor mikropočítače ZX Spectrum
Pauza	SW0	Mikropočítač pozastaven, režim přenosu dat přes rozhraní RS-232
Nahrávání	SW1, SW2	Přehrávání obrazu kazety ve formátu TZX (SW1) nebo TAP (SW2)
Zrychlení	SW4	Zrychlení hodinového signálu procesoru a magnetofonu z 3,57 na 8,33 MHz

A.4 Start počítače

Při použití vývojové desky, u které je kód emulátoru nahrán v paměti flash, k desce stačí připojit napájecí kabel, klávesnici, monitor, RS-232 kabel, rozšiřující desku se zvukovými výstupy a ihned je možné začít počítač používat. Pokud kód ve vývojové desce kód emulátoru prozatím nahrán není, je nutné jej do desky nejprve nahrát. Na DVD přiloženém k bakalářské práci je kód uložen v *hlavním adresáři* pod názvem *zxspectrum48k.bit*. Do desky se nahrává

Po nahrání kódu do vývojové desky je pro správný běh doporučeno počítač nejprve resetovat tlačítkem BTN0 (viz kapitola A.2 Funkce tlačítek a přepínačů). Správný průběh resetu je na monitoru indikován probliknutím úzkých červených proužků a následným zobrazením bílé obrazovky s černým nápisem „© 1982 Sinclair Research Ltd“ ve spodní části (viz obr. 2). Po zobrazení tohoto nápisu je počítač připraven a vyčkává na stisknutí první klávesy.



Příkazy se do emulovaného počítače Sinclair ZX Spectrum 48K zadávají z klávesnice dle syntaxe jazyka BASIC, jehož interpret je nahrán v paměti ROM. Uživatelskou příručku (v anglickém jazyce) se syntaxí tohoto programovacího jazyka lze najít na internetu na adrese <http://www.worldofspectrum.org/ZXBasicManual/>. Pro spuštění programu z magnetofonu se používá příkaz *LOAD ""*.



- 41 -

je vypísáno v tab. 3. Kupříkladu příkaz LOAD se napíše po stisknutí klávesy J a není nutné jej vypisovat ručně.

Tab. 3: Rozložení klíčových slov na klávesnici

Klávesa	Klíčové slovo
A	NEW
B	BORDER
C	CONT
D	DIM
E	REM
F	FOR
G	GOTO
H	GOSUB
I	INPUT
J	LOAD
K	LIST
L	LET
M	PAUSE
N	NEXT
O	POKE
P	PRINT
Q	PLOT
R	RUN
S	SAVE
T	RAND
U	IF
V	CLS
W	DRAW
X	CLEAR
Y	RETURN
Z	COPY

A.6 Spouštění aplikací třetích stran

K nahrávání aplikací třetích stran se místo původního kazetového magnetofonu používá sériové rozhraní RS-232 a virtuální kazetový magnetofon. Pro nahrávání aplikací do počítače je nutné emulátor přepnout do režimu Pauza (viz kapitola A.3 Režimy mikropočítače). Po přepnutí je zastaven procesor, obraz na monitoru zmrzne (zůstane pouze případný blikající kurzor) a na sedmisegmentovém displeji desky je nápis PC. V tomto režimu je možné do vývojové desky přes sériové rozhraní poslat obraz kazety. Deska je nastavena na přenos dat rychlostí 115 200 baudů v režimu 8 data bitů, 1 stop bit a žádná parita.

Prakticky vyzkoušen je přenos dat z PC s operačním systémem Windows přes USB-RS232 převodník Axago ADS-50 pomocí volně dostupného programu HyperTerminal. Ten je přiložen na DVD ve složce *hyperterminal* včetně nastaveného profilu pro přenos dat přes port COM5 *zxpectrum.ht*. Přenos dat je indikován blikající diodou LD0. Po ukončení přenosu dat je pro opětovné spuštění počítače nutné přepnout režim počítače zpět do standardního.

A.7 Kompatibilní obrazy kazet a virtuální kazetový magnetofon

Emulátor počítače ZX Spectrum dokáže přehrávat obrazy kazet s nejčastěji používanými formáty TZX a TAP. Obrazy kazet s oficiálně uvolněnými hrami lze najít na adrese <http://www.worldofspectrum.org/games/>, další programy jako demo, aplikace a podobně pak na adrese <http://www.worldofspectrum.org/archive.html>. U všech programů je kromě formátu obrazu nutné ještě hlídat, zda jsou kompatibilní s počítačem ZX Spectrum 48K (položka Machine type). Odzkoušené a plně funkční hry jsou uloženy na DVD ve složce *Hry pro ZX Spectrum*.

Po nahrání obrazu kazety do vývojové desky a přepnutí počítače zpět do standardního režimu je nutné příkazem LOAD (většinou bez parametrů, tj. *LOAD ""*) v počítači ZX Spectrum iniciovat nahrávání aplikace. Současně je třeba zapnout virtuální kazetový magnetofon, který obrazy kazet přenesené po sériové lince čte a přehrává je dle původní syntaxe. U kazety formátu TZX je nutné přepnout přepínač SW1, u kazety formátu TAP SW2. Spuštění magnetofonu je indikováno nápisem LOAD na sedmisegmentovém displeji desky a rozsvícením diody LD1. Po načtení programu a jeho spuštění je vhodné virtuální magnetofon vypnout, není to však nezbytně nutné.

Pokud program po načtení pro svůj běh vyžaduje přetočení a opětovné spuštění magnetofonu, lze to udělat vypnutím virtuálního magnetofonu, stiskem tlačítka BTN1 na vývojové desce a opětovným spuštěním magnetofonu přepínači SW1 nebo SW2 dle typu obrazu (viz kapitola A.2 Funkce tlačítek a přepínačů). Stejně tak je možné načítat programy uložené na více kazetách. Po načtení první kazety vypněte virtuální magnetofon, resetujte jej stiskem tlačítka BTN1 a po přepnutí do režimu Pauza (SW0) je deska připravena k přenosu obrazu další kazety. Po ukončení přenosu ZX Spectrum přepněte do standardního režimu a opět spusťte kazetový magnetofon.

A.8 Další funkce počítače ZX Spectrum

Protože nahrávání aplikací z kazetového magnetofonu trvá až čtvrt hodiny, nabízí emulátor zrychlení „přetaktováním“ procesoru a magnetofonu z 3,5 na 8,3 MHz, čímž se rychlost počítače zvýší přibližně 2,4×. Zrychlení počítače se zapíná a vypíná přepnutím přepínače SW3 na vývojové desce a indikováno je nápisem FAST

na sedmisegmentovém displeji. Zrychleného režimu je dále možné využít u některých aplikací, které na původním počítači běžely příliš pomalu.

Kontrolovat lze také zvukový výstup. Ten je dostupný přes rozšiřující modul do slotu B1, přičemž uživatel má na výběr mezi použitím piezoelektrického reproduktoru a vlastních reproduktorů zapojených do 3,5mm konektoru jack. Výstupy se přepínají přepínačem SW6 (0 — reproduktor, 1 — jack). Pomocí přepínače SW5 je dále možné zvukový výstup úplně vypnout.