Detail publikace
Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA
MATOUŠEK, J.
Originální název
Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA
Český název
Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA
Typ
článek ve sborníku ve WoS nebo Scopus
Jazyk
cs
Originální abstrakt
Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby v maximální možné míře využívaly prostředků současných FPGA čipů. Kromě nahrazení externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo také rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky. Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola o směřování mojí disetační práce.
Český abstrakt
Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby v maximální možné míře využívaly prostředků současných FPGA čipů. Kromě nahrazení externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo také rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky. Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola o směřování mojí disetační práce.
Klíčová slova
LPM, Tree Bitmap, FPGA
Rok RIV
2012
Vydáno
10.09.2012
Nakladatel
Fakulta informačních technologií ČVUT
Místo
Milovy
ISBN
978-80-01-05106-1
Kniha
Počítačové architektury a diagnostika
Edice
NEUVEDEN
Číslo edice
NEUVEDEN
Strany od
67
Strany do
72
Strany počet
6
URL
Dokumenty
BibTex
@inproceedings{BUT97038,
author="Jiří {Matoušek}",
title="Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA",
annote="Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného
prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby
v maximální možné míře využívaly prostředků současných FPGA čipů. Kromě nahrazení
externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo také
rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky.
Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny
vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola
o směřování mojí disetační práce.",
address="Fakulta informačních technologií ČVUT",
booktitle="Počítačové architektury a diagnostika",
chapter="97038",
edition="NEUVEDEN",
howpublished="print",
institution="Fakulta informačních technologií ČVUT",
year="2012",
month="september",
pages="67--72",
publisher="Fakulta informačních technologií ČVUT",
type="conference paper"
}