Detail produktu

Kompresor a dekompresor hlaviček pro 1 Gbps Ethernet, implementace pro FPGA

ŠTOHANZL, M. FEDRA, Z.

Typ produktu

software

Abstrakt

Kompresor a dekompresor hlaviček pro 1 Gbps Ethernet slouží k hardwarové implementaci komprese TCP/IP a UDP/IP hlaviček Ethernetového toku. Navržená komprese pracuje na úrovni linkové vrstvy. Modul kompresoru a dekompresoru je realizován tak, aby docházelo k co nejmenší latenci přenášených dat. Implementace byla testována na FPGA obvodu Altera Cyclone III (EP3C40F484C7).

Klíčová slova

FPGA, komprese, hlavička, slovník

Datum vzniku

01.11.2012

Umístění

http://www.urel.feec.vutbr.cz/index.php?page=software

Možnosti využití

Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)

Licenční poplatek

Poskytovatel licence na výsledek nepožaduje licenční poplatek

www

Dokumenty