Detail publikace

Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu

MRÁZEK, V.

Originální název

Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu

Anglický název

Evolutionary reduction of power consumption: From transistor-level circuits till neural networks on the chip

Typ

článek ve sborníku mimo WoS a Scopus

Jazyk

čeština

Originální abstrakt

Snižování příkonu integrovaných obvodů je v dnešní době, například u mobilních aplikací, velmi důležité. Práce se zabývá využitím evolučních algoritmů pro optimalizaci příkonu kombinačních obvodů. Zaměřuje se zejména na aplikaci této optimalizace v reálných systémech. Na čtyřech vybraných aplikacích ukazuje možnosti snížení příkonu pomocí evolučních algoritmů. Byly navrženy nové prvky vhodné do technologické knihovny definující strukturu jednotlivých hradel na úrovni tranzistorů, byla snížena spotřeba mediánových filtrů, byly představeny nové metody aproximačního řazení a zefektivněna energetická náročnost klasifikace pomocí neuronových sítí. Všechny tyto aplikace spojuje stejná metoda návrhu využívající evoluční přístup.

Anglický abstrakt

The decreasing of power consumption becomes to be very important. The aim of this work is to utilise evolutionary algorithms in order to optimisation of the power consumption of digital circuits. It focus on the application of the algorithms in the real-world problems. Four applications were selected to show the ability of the proposed algorithms to decrease the power. New modules described on the transistor-level were designed, the power consumption of median filters were reduced, the new methods of approximate sorting were shown and the new approach for approximation in neural networks was introduced.  

Klíčová slova v angličtině

power consumptionevolutionary designneural networksmedian filtersorting networks

Autoři

MRÁZEK, V.

Vydáno

14. 9. 2016

Nakladatel

Fakulta informačních technologií VUT v Brně

Místo

Bořetice

ISBN

978-80-214-5376-0

Kniha

Počítačové architektury a diagnostika PAD 2016

Strany od

61

Strany do

64

Strany počet

4

URL

BibTex

@inproceedings{BUT133496,
  author="Vojtěch {Mrázek}",
  title="Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu",
  booktitle="Počítačové architektury a diagnostika PAD 2016",
  year="2016",
  pages="61--64",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Bořetice",
  isbn="978-80-214-5376-0",
  url="https://www.fit.vut.cz/research/publication/11194/"
}