Detail publikace

Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

MIKA, D.

Originální název

Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

Anglický název

The formal method exercising in design of the test controller for digital circuits

Typ

článek ve sborníku ve WoS nebo Scopus

Jazyk

čeština

Originální abstrakt

Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = Register Transfer Level). Je v ní diskutována problematika přenosu diagnostických dat k testovanému prvku a modelování činnosti řadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V závěru je nastíněn možný přístup paralelního testování obvodových prvků.

Anglický abstrakt

The paper deals with the process of the test controller desing on register transfer level. The problem of diagnostic data transport to the test element and modelling of the test controller function with the help of the timed automata as formal tool is discused. The principle of parallel test access mechanism is shortly explained. 

Klíčová slova

Testovatelnost, test, řadič testu, časovaný automat.

Klíčová slova v angličtině

Testability, test, test controller, timed automaton

Autoři

MIKA, D.

Rok RIV

2003

Vydáno

24. 9. 2003

Nakladatel

Fakulta informačních technologií VUT v Brně

Místo

Brno

ISBN

80-214-2471-0

Kniha

Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků

Strany od

17

Strany do

23

Strany počet

7

BibTex

@inproceedings{BUT10888,
  author="Daniel {Mika}",
  title="Uplatnění formálních postupů při návrhu řadiče testu číslicového systému",
  booktitle="Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků",
  year="2003",
  pages="17--23",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="80-214-2471-0"
}