Ing. Petr Petyovský, Ph.D.

Ústav automatizace a měřicí techniky (UAMT)

Student získá úzký kontakt s číslicovou technikou, jejími teoretickými základy a technickými prostředky pro její praktické použití.
Získá základní znalosti pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.
Student bude schopen pomocí jazyka VHDL popsat číslicový systém a provést jeho fyzickou implementaci.

Znalosti na úrovni středoškolského studia. Práce v laboratoři je podmíněna platnou kvalifikací „pracovníka poučeného“ dle Vyhl. 50/1978 Sb., kterou musí studenti získat před zahájením výuky. Informace k této kvalifikaci jsou uvedeny ve Směrnici děkana Seznámení studentů s bezpečnostními předpisy.

Perrin J., P., Denouette M., Daclin E.: Systémes logiques 1, 2, Dunod, Paris, 1970, český překlad Logické systémy 1, 2, SNTL, Praha, 1972
Frištacký N.: Logické systémy, SNTL, Praha, 1986
Friedman A., D., Menon P., R.: Theory and Design of Switching Circuits, Computer Science Press, Inc., 1975, český překlad Teorie a návrh logických obvodů, SNTL, Praha, 1983
Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW vydání.
Chang, K.C.: Digital Design and Modeling with VHDL and Synthesis, IEEE Computer Society Press, 1997
4.Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW vydání.
Pinker, J. Poupa, M: Číslicové systémy a jazyk VHDL. 2006, ISBN 80-730-0195-5
1.Chang, K.C.: Digital Design and Modeling with VHDL and Synthesis, IEEE Computer Society Press, 1997
Kolouch, J.: Programovatelné logické obvody - Přednášky [Skriptum FEKT VUT v Brně] Brno 2005

Metody vyučování zahrnují přednášky, numerická cvičení a laboratorní úlohy. Student odevzdá 8 laboratorních úloh.

Pro složení zkoušky je požadováno splnění následujících podmínek:
1. Odevzdání vypracovaných laboratorních úloh. Absolvování laboratorních cvičení, vypracování všech úloh a vypracování protokolů je nutnou podmínkou pro udělení zápočtu - max. 30 bodů.
2. Zkouška formou písemného vypracování zadaných otázek - max. 70 bodů.

čeština

1. Boolova algebra.
2. Minimalizace logických výrazů: Karnaghovy mapy.
3. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus.
4. Analýza činnosti logických sítí, souběh a hazard.
5. Sčítačka, multiplexor, demultiplexor, dekodér.
6. Asynchronní logické sítě, klopné obvody.
7. Sekvenční logické obvody a sítě.
8. Stavové automaty a jejich reprezentace.
9. Základy jazyka VHDL.
10. Datové typy, příkazy jazyka VHDL.
11. Popis kombinačních obvodů, synchronních sekvenční obvody, konečné automaty.
12. Testování obvodů a návrh testů, funkční simulace.

Získat základní znalostí logických systémů a jejich navrhování, konstrukce, zkoušení a praktického použití.
Získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických obvodů.
Seznámit studenty se syntaxí a sémantikou jazyka pro popis hardware (VHDL).
Využití jazyka VHDL pro modelování, simulaci a syntézu komplexních číslicových systémů.
Představení programovacích technik za pomocí vývojového prostředku XILINX ISE
Realizace vzorových úloh na přípravku NEXYS 3.

Kontrola výsledků samostatné práce na zadaných laboratorních cvičeních V případě omluvené neúčasti na cvičeních může učitel v odůvodněných případech stanovit náhradní podmínku, obvykle vypracování dílčího úkolu.

• Program BPC-AMT bakalářský, 2. ročník, zimní semestr, 7 kreditů, povinný
  

39 hod., povinná

Ing. Petr Petyovský, Ph.D.

eLearning: aktuální otevřený kurz