Detail předmětu

Metody návrhu digitálních integrovaných obvodů

FEKT-LNDOAk. rok: 2018/2019

Aspekty návrhu a nároky kladené na digitální integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS).
Nové obvodové principy, moderní stavební bloky ASIC. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití profesionálních programových balíků (CADENCE) pro procvičení komplexního návrhu digital IO včetně topologie masek.

Výsledky učení předmětu

Absolvent předmětu:
- umí popsat všechny potřebné fáze v návrhu dig. integrovaných obvodů
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen napsat základní TCL skript pro syntézu RTL popisu v nástroji Cadence RTL Compiler
- je schopen provést analýzu dig. obvodu s ohledem na rychlost, plochu a spotřebu
- umí používat moderní nástroje určené pro návrh digitálních integrovaných obvodů

Prerekvizity

Student, který si zapíše předmět, by měl: - umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL - je schopen podle zadaní logického systému definovat vstupní podmínky a blokové zapojení výsledného digitálního systému - je schopen navrhnout výsledný digitální obvod z definice popsané v katalogovém listu - umí implementovat logický systém do programovatelného obvodu - je schopen verifikovat a vyhodnotit navržený logický systém

Doporučená nebo povinná literatura

Baker, J.R.:"CMOS circuit design, layout and simulation", IEEE Press a Wiley Interscience, ISBN 0-471-70055-X, 2005

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky, cvičení na počítači a laboratoře. Předmět využívá e-learning (Moodle).

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Jazyk výuky

čeština

Osnovy výuky

1. Komplexní struktury digitálních obvodů
2. Rozšíření jazyka VHDL a pokročilejší syntaxe
3. Syntéza, statická časová analýza, front-end fáze
4. Implementace, clock tree synthesis, RC extrakce, back-end fáze
5. Front-end vs. Back-End
6. Verifikace - LVS, DRC

Cíl

Cílem je seznámit studenty s pokročilými metodami návrhu moderních digitálních integrovaných obvodů. Budou seznámeni se složitějšími funkčními bloky, jejich návrhem (včetně topografie), vlastnostmi a aplikacemi.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Zařazení předmětu ve studijních plánech

  • Program EEKR-ML magisterský navazující

    obor ML-MEL , 2. ročník, zimní semestr, 6 kreditů, povinný

  • Program EEKR-ML1 magisterský navazující

    obor ML1-MEL , 2. ročník, zimní semestr, 6 kreditů, volitelný oborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1. ročník, zimní semestr, 6 kreditů, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Cvičení na poč.

39 hod., povinná

Vyučující / Lektor

eLearning