Detail předmětu
Logické obvody a systémy
FEKT-KLOSAk. rok: 2018/2019
Náplň kurzu představuje širší pohled na logické systémy a jejich teoretický základ (např. vícehodnotová logika a její přednosti a nedostatky), a ucelený soubor podrobněji probíraných témat souvisejících s aplikací logických systémů,(vznik a eliminace rušení, řešení a navrhování logických členů a obvodů, kódování a jeho využití k zabezpečení přenosu a ukládání dat, využití obvodů velké integrace - polovodičových pamětí, programovatelných logických polí včetně jejich programování, podpůrných obvodů mikroprocesorů).
Garant předmětu
Zajišťuje ústav
Výsledky učení předmětu
Student získá úzký kontakt s číslicovou technikou, jejími teoretickými základy a technickými prostředky pro její praktické použití.
Získá základní znalosti pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.
Student bude schopen pomocí jazyka VHDL popsat číslicový systém a provést jeho fyzickou implementaci.
Prerekvizity
Znalosti na úrovni středoškolského studia.
Doporučená nebo povinná literatura
Frištacký N.: Logické systémy, SNTL, Praha, 1986 (CS)
Kolouch, J.: Programovatelné logické obvody - Přednášky [Skriptum FEKT VUT v Brně] Brno 2005 (CS)
Pinker, J. Poupa, M: Číslicové systémy a jazyk VHDL. 2006, ISBN 80-730-0195-5 (CS)
Plánované vzdělávací činnosti a výukové metody
Metody vyučování zahrnují přednášky, numerická cvičení a laboratorní úlohy. Student odevzdá 8 laboratorních úloh.
Způsob a kritéria hodnocení
Pro složení zkoušky je požadováno splnění následujících podmínek:
1. Odevzdání vypracovaných laboratorních úloh. Absolvování laboratorních cvičení, vypracování všech úloh a vypracování protokolů je nutnou podmínkou pro udělení zápočtu - max. 30 bodů.
2. Za zvýšenou aktivitu ve cvičení lze získat max. 6 bonusových bodů
3. Zkouška formou písemného vypracování zadaných otázek - max. 70 bodů.
Jazyk výuky
čeština
Osnovy výuky
Základní náplň přednášek se vztahuje k následujícím oblastem:
- Boolova algebra.
- Minimalizace logických výrazů: Karnaghovy mapy.
- Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus
- Analýza činnosti logických sítí, souběh a hazard.
- Sčítačka, multiplexor, demultiplexor, dekodér
- Asynchronní logické sítě, klopné obvody.
- Sekvenční logické obvody a sítě.
- Stavové automaty a jejich reprezentace.
- Základy jazyka VHDL.
- Datové typy, Příkazy jazyka VHDL
- Popis kombinačních obvodů, Synchronních sekvenční obvody, Konečné automaty.
- Testování obvodů a návrh testů, funkční simulace.
Cíl
Získat základní znalostí logických systémů a jejich navrhování, konstrukce, zkoušení a praktického použití.
Získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických obvodů.
Seznámit studenty se syntaxí a sémantikou jazyka pro popis hardware (VHDL).
Využití jazyka VHDL pro modelování, simulaci a syntézu komplexních číslicových systémů.
Představení programovacích technik za pomocí vývojového prostředku XILINX ISE
Realizace vzorových úloh na přípravku NEXYS 3.
Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky
Kontrola výsledků samostatné práce na zadaných laboratorních cvičeních V případě omluvené neúčasti na cvičeních může učitel v odůvodněných případech stanovit náhradní podmínku, obvykle vypracování dílčího úkolu.