Publication detail

Studie implementace pružinového částicového systému na paralelní architektuře s podporou DSP a FPGA

HEROUT, A., TIŠNOVSKÝ, P.

Original Title

Studie implementace pružinového částicového systému na paralelní architektuře s podporou DSP a FPGA

Czech Title

Studie implementace pružinového částicového systému na paralelní architektuře s podporou DSP a FPGA

Language

cs

Original Abstract

V tomto článku popisujeme návrh implementace algoritmů pro práci s pružinovými částicovými systémy na speciální výpočetní architektuře založené na číslicových obvodech DSP a FPGA. Implementací vybraných algoritmů na čipu FPGA lze některé výpočty provádět paralelně, proto je nutné zajistit distribuci celé výpočetní úlohy do několika navzájem nezávislých subprocesů. Problém distribuce lze vyřešit například takzvaným algoritmem barvení, který je v tomto článku podrobně popsán. Konkrétní implementaci algoritmu barvení je možné otestovat na demonstrační aplikaci, které je naprogramovaná jako tzv. applet v programovacím jazyce Java.

Czech abstract

V tomto článku popisujeme návrh implementace algoritmů pro práci s pružinovými částicovými systémy na speciální výpočetní architektuře založené na číslicových obvodech DSP a FPGA. Implementací vybraných algoritmů na čipu FPGA lze některé výpočty provádět paralelně, proto je nutné zajistit distribuci celé výpočetní úlohy do několika navzájem nezávislých subprocesů. Problém distribuce lze vyřešit například takzvaným algoritmem barvení, který je v tomto článku podrobně popsán. Konkrétní implementaci algoritmu barvení je možné otestovat na demonstrační aplikaci, které je naprogramovaná jako tzv. applet v programovacím jazyce Java.

Documents

BibTex 


@article{BUT42006,
  author="Adam {Herout} and Pavel {Tišnovský}",
  title="Studie implementace pružinového částicového systému na paralelní architektuře s podporou DSP a FPGA",
  annote="V tomto článku popisujeme návrh implementace algoritmů pro práci s pružinovými částicovými systémy na speciální výpočetní architektuře založené na číslicových obvodech DSP a FPGA. Implementací vybraných algoritmů na čipu FPGA lze některé výpočty provádět paralelně, proto je nutné zajistit distribuci celé výpočetní úlohy do několika navzájem nezávislých subprocesů. Problém distribuce lze vyřešit například takzvaným algoritmem barvení, který je v tomto článku podrobně popsán. Konkrétní implementaci algoritmu barvení je možné otestovat na demonstrační aplikaci, které je naprogramovaná jako tzv. applet v programovacím jazyce Java.",
  chapter="42006",
  journal="Elektrorevue - Internetový časopis (http://www.elektrorevue.cz)",
  number="25",
  volume="2003",
  year="2003",
  month="july",
  pages="1--18",
  type="journal article - other"
}