Publication detail

Analýza a zlepšení testovatelnosti číslicového obvodu na úrovni meziregistrových přenosů

STRNADEL, J.

Original Title

Analýza a zlepšení testovatelnosti číslicového obvodu na úrovni meziregistrových přenosů

English Title

Testability Analysis and Improvements of Register-Transfer Level Digital Circuits

Type

dissertation

Language

Czech

Original Abstract

Hlavním předmětem této práce je analýza testovatelnosti číslicového obvodu popsaného na úrovni meziregistrových přenosů a využití jejích výsledků ve vybraných oblastech souvisejících s diagnostikou číslicových obvodů. Práce předpokládá, že obvod popsaný na úrovni meziregistrových přenosů je tvořen dvěma částmi - strukturálním popisem obvodových datových cest a řadičem ovládajícím tok dat těmito cestami - a že pro směrování toku dat obvodem je zvolena propojovací strategie multiplexovaných datových cest. Další propojovací strategie mohou být předmětem dalšího výzkumu. Tato práce se zaměřuje pouze na problematiku související s testovatelností obvodových datových cest, ale řadičem se blíže nezabývá. V části zabývající se přehledem současného stavu v oblasti analýzy testovatelnosti práce shrnuje hlavní  nedostatky existujících metod analýzy testovatelnosti. V práci je ukázáno, že většinu ze zmíněných nedostatků lze odstranit, je-li každý prvek uložený v knihovně obvodových prvků kromě informací týkajících se návrhového popisu jeho rozhraní, činnosti atp. vybaven také informacemi usnadňujícími jak jeho diagnostiku, tak také diagnostiku systému, jehož je tento prvek součástí. V této práci je tato informace popsána pomocí prostředků zavedeného matematického modelu. Tento model je rozšířením výchozího modelu, dříve publikovaného jiným autorem, o nové prostředky nezbytné pro popis a modelování obecnější koncepce tzv. transparentních cest, než jakými jsou příliš přísné a často používané koncepce, obvykle založené na tzv. koncepci I-cest. Výhodou rozšířeného modelu je možnost modelování a analýzy většího počtu obvodových datových cest, tj. i těch cest, které jsou z pohledu přísnějších koncepcí pro účely přenosu diagnostických dat nepoužitelné, přestože ve skutečnosti použitelné jsou. Hlavním cílem rozšířeného modelu je poskytnout prostředky potřebné pro formální popis vztahů a dílčích algoritmů pro analýzu testovatelnosti. Navržená metoda analýzy testovatelnosti je založena na číselném ohodnocení řiditelnosti, pozorovatelnosti a testovatelnosti vnitřních částí obvodu a obvodu jako celku a jelikož není svázána s žádnou z technik návrhu pro snadnou testovatelnost, lze její výsledky považovat za univerzálně použitelné při řešení problémů souvisejících s testovatelností číslicových obvodů popsaných na úrovni meziregistrových přenosů. Metoda není popsána pomocí v současnosti nejednotných pojmů z oblasti diagnostiky, ale pomocí modelem přesně definovaných prostředků. Za jeden z hlavních přínosů této práce je možno považovat transformaci problému analýzy testovatelnosti na matematický problém. Tím je problém prohledávání dvou orientovaných grafů zkonstruovaných na základě modelu daného obvodu, a to grafu datového toku testovacích vzorků a grafu datového toku odezev. Výhody transformace řešeného problému na problém matematický jsou zřejmé - matematicky popsaný problém je jednoznačně definován, k jeho řešení je možné využít řadu již existujících principů a algoritmů a v neposlední řadě je možno poměrně snadno dokázat významné vlastnosti algoritmu řešícího tento problém. Důkazům významných vlastností navržené metody je věnován prostor v závěrečné části práce, kde jsou také výsledky dosažené touto metodou shrnuty a srovnány s výsledky existujících metod. Z výsledků vyplývá, že díky detailnější analýze obvodových datových cest poskytuje metoda založená na rozšířené koncepci transparentních datových cest přesnější informaci o testovatelnosti dan

English abstract

The main subject of this work is to deal with the testability analysis (TA) of register-transfer level (RTL) digital circuits and with utilizing its results in selected areas within the digital circuit diagnostics area. In the work, RTL digital circuit is supposed to consist of two parts: a structural description of its data-path (DP) and circuit controller used to control a data-flow in the DP. The work does not deal with the circuit controller at all; it only deals with the problems related to the testability of the DP and it is supposed a multiplexed DP concept is utilized to switch the data flow in the DP. In the section dealing with the state-of-the-art in the TA area, disadvantages of existing TA methods are summarized. It is shown that most of the mentioned disadvantages can be repaired if the following condition is satisfied: each module stored in a design library is equipped both with a design-related description (like interface description, operation description etc.) and with diagnostics-related description. The last mentioned type of description is supposed to make both module diagnostics and system-over-module diagnostics much easier. In the work, such a description is described by means of a formal mathematical model developed especially for such a purpose. The model is an extension of an initial model, which is extended by the means of new definitions allowing more detailed modeling of so-called transparent paths. Main task of this extension is not to be noted by the disadvantages of commonly-used transparent-path approaches. Main advantage of the extended model can be seen in the possibility to model the greater part of DP than in the initial model case. By means of the extended transparency concept, it is possible to model such a part of the circuit DP that is seen as unsuitable for diagnostics-data-transfer purposes by existing approaches. The main goal of the proposed model is to give instruments that are necessary to formally describe measures and partial algorithms related to the TA method presented in this work. The method is based on evaluating the controllability, observability and testability of both the circuit and its inner nodes by real numbers. Because it is not tied to a design-for-testability technique, it can be seen as a method with general-purpose results applicable to solve a big variety of problems related to testability of RTL digital circuits. The method is not described by means of diagnostics conceptions as they are ambiguous at present, but by means of exactly defined conceptions specified in proposed model. One of main contributions of this work can be seen in the possibility to transform the TA problem to a mathematical problem. Then the problem can be solved as a graph-searching problem applied to so-called test-pattern data-flow digraph and then to so-called test-response data-flow digraph. They are both constructed on the basis of circuit DP and diagnostics-related description of inner circuit modules. Advantages of transforming a solved problem to a mathematical problem are evident: first- the mathematical problem is unambiguously defined, second-it can be solved using many of the existing approaches and algorithms and third-it is relatively easy to prove significant properties of the algorithm utilized for TA problem-solving. Proofs of significant properties of proposed TA method are presented at the end of this work. In the final chapter, results gained by the method are presented and com

Keywords

diagnostika číslicových obvodů, úroveň meziregistrových přenosů, datové cesty obvodu, matematický model, koncepce transparentnosti, hierarchický test, analýza testovatelnosti,
grafový algoritmus, návrh pro snadnou testovatelnost, zlepšení testovatelnosti, technika scan, generování syntetických benchmarkových obvodů

Key words in English

digital circuit diagnostics, register-transfer level, circuit data-path, mathematical model, transparency concept, hierarchical test, testability analysis, graph algorithm, design for testability, testability improvements, scan technique, generation of synthetic benchmark circuits

Authors

STRNADEL, J.

Released

8. 11. 2004

Location

Brno

Pages count

150

URL

BibTex

@phdthesis{BUT66732,
  author="Josef {Strnadel}",
  title="Analýza a zlepšení testovatelnosti číslicového obvodu na úrovni meziregistrových přenosů",
  address="Brno",
  pages="150",
  year="2004",
  url="http://www.fit.vutbr.cz/~strnadel/phd/thesis.pdf, http://www.fit.vutbr.cz/~strnadel/phd/short.pdf"
}